Классификация ПЛИС по архитектурным признакам

Классификация ПЛИС по архитектурным признакам.

SPLD (Simple Programmable Logic Devices), т. е. простые программируемые логические устройства. По архитектуре эти ПЛИС делятся на подклассы программируемых логических матриц ПЛМ (PLA — Programmable Logic Arrays) и программируемой матричной логики ПМЛ (PAL — Programmable Arrays Logic, или GAL — Generic Array Logic).

Оба эти подкласса микросхем реализуют дизъюнктивные нормальные формы (ДНФ) переключательных функций, а их основными блоками являются две матрицы: матрица элементов И и матрица элементов ИЛИ, включенные последовательно. Такова структурная модель ПЛМ и ПМЛ. Технически они могут быть выполнены и как последовательность двух матриц элементов ИЛИ — НЕ, но варианты с последовательностью матриц И — ИЛИ и с последовательностью матриц ИЛИ — НЕ — ИЛИ — НЕ функционально эквивалентны, т. к. второй вариант согласно правилу де Моргана тоже реализует ДНФ, но для инверсных значений переменных.

Заметим, что термин "матрица" обозначает в данном случае не более чем "набор", "множество" и обусловлен тем, что схемные элементы ПЛМ и ПМЛ удобнее всего располагать по строкам и столбцам, обеспечивая тем самым регулярность структуры БИС.

ПЛМ — ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ (PLA)

Структура ПЛМ

На входы первой матрицы поступают т входных переменных в виде как прямых, так и инверсных значений, так что матрица имеет 2т входных линий. На ее выходах формируются конъюнктивные термы, ранг которых не выше т. В дальнейшем для краткости конъюнктивные термы называются просто термами. Число термов не имеет прямой связи с величиной т является конструктивными параметрами матрицы — числом которое обозначим через l. Первая матрица идентична для обоих подходов SPLD, т. е. для ПЛМ и ПМЛ.

Термы поступают на вход матрицы ИЛИ. Эти матрицы для ПЛМ и ПМЛ различны. В ПЛМ матрица ИЛИ программируется, а в ПМЛ она фиксированная.

Программируемая матрица ИЛИ микросхем ПЛМ составлена из дизъюнкторов, имеющих по l входов. На входы каждого дизъюнктора при программировании можно подать любую комбинацию имеющихся термов, причем термы можно использовать многократно (т. е. один и тот же терм может быть использован для подачи на входы нескольких дизъюнкторов).

Число дизъюнкторов в матрице ИЛИ определяет число выходов ПЛМ, которое обозначим через п. Из изложенного видно, что ПЛМ позволяет реализовать систему из п переключательных функций, зависящих не более чем от m переменных и содержащих не более чем l термов.

FPGA — ПРОГРАММИРУЕМАЯ ПОЛЬЗОВАТЕЛЕМ ЛОГИЧЕСКАЯ МАТРИЦА

В данном разделе, мы детально рассмотрим архитектуру FPGA, наиболее важному классу (на сегодняшний день) из всего семейства программируемых СБИС.

FPGA(Field Programming Gate Array) — программируемая пользователем логическая матрица подобна CPLD, вывернутому наизнанку.

Логика разбита на большое количество программируемых логических блоков, которые индивидуально являются меньшими, чем PLD. Они распределены вдоль всего чипа на множество программируемых взаимосвязей, и весь массив окружен программируемыми блоками ввода/вывода. Программируемый логический блок FPGA имеет меньше возможностей чем типичный PLD, но чип FPGA содержит намного больше логических блоков, чем CPLD того же самого размера.