А. В. ДУБИНСКИЙ
Московский инженерно-физический институт (государственный университет)
КОМПЕНСАЦИЯ ФАЗОВОЙ ОШИБКИ В ФАПЧ КЛАССА FRACTIONAL-N
Рассмотрена структура ФАПЧ, произведен анализ метода аналоговой компенсации фазовой ошибки. Выполнен расчет тока компенсации в схеме ФАПЧ c нецелочисленным коэффициентом деления в цепи обратной связи.
В современных системах радиосвязи для частотного синтеза наряду с классическими схемами ФАПЧ (Integer-N PLL) используются ФАПЧ с переменным коэффициентом деления в цепи ОС (Fractional-N PLL), которые удовлетворяют требованиям стандартов связи, таким как GSM, DECT и т. д. [1]. Микросхемы ФАПЧ Fractional-N обладают малым шагом перестройки частоты (~0,2…2МГц) и небольшим фазовым шумом
(–80…-125дБс/Гц). Целью работы было определение величины и формы корректирующего тока при использовании метода аналоговой компенсации, позволяющего снизить фазовый шум.
Рис.1. Классическая структура ФАПЧ класса Fractional-N
В классической структуре Fractional-N PLL используется аккумулятор, выход переполнения которого, управляет переменным коэффициентом деления сигнала ГУН (рис. 1). Недостаток метода Fractional-N – наличие “ложных гармоник” в спектре синтезируемого сигнала [2], появление которых связано с делением частоты ГУН на коэффициент (N/N+1), меняющийся во времени. По спектру сигнала управления (рис. 2) программируемым делителем можно сделать вывод о присутствии на выходе этих нежелательных частотных составляющих. Назначение схемы компенсации – погасить дребезг генерируемой частоты.
Рис.2. Относительная спектральная плотность сигнала управления
На основании анализа временных диаграмм работы Fractional-N PLL сделано заключение о величине амплитуды импульса тока компенсации (в случае, когда длительность компенсирующего импульса равна периоду опорной частоты), которая оказалась равной ICORRmin= -Icp/((N/DNmin)+1), где DNmin – минимальное значение дробной части, N – постоянная составляющая коэффициента деления, Icp – ток зарядно-разрядного блока. В процессе моделирования устройства с помощью Verilog-AMS HDL [3], было выяснено направление тока компенсации, которое совпадает с направлением тока основного зарядно-разрядного блока, вызывающего увеличение частоты ГУН, если крутизна его ВЧХ имеет положительный знак. Результаты моделирования подтвердили работоспособность метода аналоговой компенсации и расчет величины тока коррекции. Алгоритм коррекции наиболее эффективно работал при значении дробной части аккумулятора близкой к нулю и единице. В этом случае величина фазового шума уменьшилась примерно втрое.
В дальнейшем планируется уточнение модели Fractional-N PLL за счет включения в нее источников шумов.
Список литературы
1. Woogeun Rhee, Bang-Sup Song and Akbar Ali //“A 1.1-GHz CMOS Fractional-N Frequency Synthesizer with a 3-b Third-Order delta-sigma Modulator,” IEEE J. Solid-State Circuits, vol. 35, pp. 1453–1460, Oct. 2000.
2. R. Hassun. The common denominator in Fractional-N // Microwave and RF, pages 107-110, June 1984. Calculations about the content of the digital accumulator.
3. Verilog-AMS HDL Language Reference Manual // www.
