Глава 3. Функциональные узлы последовательностного типа (автоматы с памятью) (стр. 3 )

Рис. 3.30. Иллюстрация к определению параметров синхроимпульсов

Приняв новое состояние, триггеры тем самым формируют на входах КЦ но­вые значения сигналов. После этого, до нового приема данных должно пройти время, достаточное для прохождения сигнала по самому длинному пути в КЦ плюс время предустановки ts. Поэтому для длительности паузы имеем соотношение:

Минимальный период тактовых импульсов а их частота

На интервале от tкц. min да tкц. max после переключения триггеров выходные сигналы КЦ не соответствуют ни старому, ни новому значению (данные нестабильны).

Для многих схем, особенно для БИС/СБИС, большую роль играют задерж­ки сигналов в линиях связи, которые следует оценивать с учетом топологии межсоединений. Поэтому на ранних стадиях проектирования расчет пара­метров синхросистемы может быть только ориентировочным.

В системах с постоянной тактовой частотой часто используют генераторы с кварцевой стабилизацией, позволяющие без затруднений обеспечить от­носительную нестабильность частоты порядка 10-4…10-5. В более простых генераторах нестабильность частоты существенно выше. Она, в конечном счете, приводит к потере быстродействия устройства. Действительно, час­тоту синхроимпульсов можно выразить соотношением: , где fo — номинальное значение частоты и — ее относительный уход. Ширина поля допуска на частоту равна 2f. Даже максимальная часто­та не должна превышать допустимого значения. Если же частота будет равна нижнему пределу, то она окажется на 2f ниже допустимой. То есть возможная потеря быстродействия устройства из-за нестабильности частоты синхроимпульсов составляет 2f.

Определенные требования предъявляются и к крутизне фронтов синхроим­пульсов. Она не должна снижаться ниже допустимого предела. Причины этого ограничения заключаются в том, что при слишком пологих фронтах выходные цепи элементов могут слишком долго оставаться под действием сквозных токов и. во-вторых, то, что при малой крутизне фронтов синхро­импульсов разброс порогов срабатывания ЭП приводит к разбросу моментов их переключения. Особенно важно это обстоятельство для схем на элемен­тах типа КМОП, для которых характерен повышенный разброс порогов сра­батывания. Разброс моментов срабатывания (т. е. как бы разброс моментов поступления синхросигналов на разные элементы, питаемые одним и тем же синхросигналом), определяется выражением

где К — крутизна фронта синхроимпульса; Unop2 и Unop1 — пороговые на­пряжения элементов, для которых вычисляется эквивалентный сдвиг син­хросигналов.

Для показа опасности сбоев из-за малой крутизны фронтов синхроимпуль­сов рассмотрим передачу данных в цепочке триггеров "(сдвиг слова). В этой цепочке (рис. 3.31) поступление очередного синхроимпульса должно переда­вать состояние триггера соседу справа. Предположим, что пороговое напря­жение триггера Т, минимально, а триггера Ti+1 максимально. Тогда триггер Т, переключится раньше, чем придет сигнал приема данных для триггера Ti+1, и этот триггер не сможет принять старое состояние от соседа слева — информация будет утеряна.

Рис. 3.31. Схема передачи данных в цепочке синхронных триггеров

Структура устройств синхронизации

Обобщенная структура устройства синхронизации (рис. 3.32) содержит сле­дующие блоки: задающий генератор ЗГ, формирователь опорных сигналов ФОС и размножитель сигналов PC. Блок ФОС служит для выработки необхо­димого числа импульсных последовательностей заданной формы в зависимо­сти от фазности системы синхронизации и временных параметров синхросиг­налов этих последовательностей. Фазность — важный признак системы синхронизации, определяемый числом синхроимпульсов в одном периоде син­хронизации (иначе говоря, числом импульсных последовательностей, исполь­зуемых для синхронизации устройства). Фазность зависит от типа триггеров, применяемых в устройстве, способа обмена между функциональными узлами, требований к быстродействию и аппаратурной сложности устройства.

Рис. 3.32. Обобщенная структура блока синхронизации

Различают следующие системы синхронизации:

- однофазную;

- двухфазную;

- многофазную.

Размножение тактовых импульсов

Тактовыми импульсами обычно требуется обеспечить большое число эле­ментов памяти. Обычно тактовые импульсы задаются одним генератором, а используются иногда тысячами и более элементов памяти. Попытка приме­нить мощный генератор с разводкой от него синхросигналов по всем эле­ментам памяти для сложных устройств оказывается, как правило, неудач­ной, в первую очередь из-за помех, вызываемых сильноточными цепями синхронизации.

Типовое решение — размножение тактовых импульсов с помощью разветв­ляющейся пирамидаявной схемы (рис. 3.33, а), число ярусов которой зави­сит от числа тактируемых элементов памяти и коэффициентов разветвления задающего генератора и буферных каскадов БК. Кроме того, при определе­нии числа ярусов целесообразно учитывать конструкцию устройства, ставя

ярусы в соответствие каким-либо конструктивным единицам (ТЭЗам, пане­лям, рамам и т. п.).

В каждом БК фронты импульсов задерживаются, причем из-за разброса за­держек неодинаково. Если задержки обоих фронтов в БК идентичны, то при прохождении БК длительность импульса не изменится, и сигналы разных вы­ходов будут различаться лишь смещением во времени, причем максимальный сдвиг между сигналами произвольных выходов , где m — число ярусов в схеме PC; — разброс задержек БК.

Временные сдвиги между синхроимпульсами, подаваемыми на различные ЭП, приводят к эффектам, равноценным сокращению одних интервалов и удлинению других. Для компенсации сокращений интервалов приходится увели­чивать расчетное значение соответствующего интервала на входе схемы раз­множения, т. е. на выходе генератора. При этом увеличивается период син­хроимпульсов и снижается быстродействие устройства. В связи с этим мини­мизации сдвигов уделяют большое внимание. Систему синхронизации иногда выполняют на специальных элементах повышенного быстродействия, приме­няют ограничение обменов данными между элементами, синхронизируемыми отдаленными выходами схемы размножения, тщательно подбирают длины соединительных проводников или вводят специальные задержки для вырав­нивания синхроимпульсов.

Рис. 3.33. Схема размножения (а) и коррекции (б) тактовых импульсов

Задержки синхросигналов возникают не только в схемах их размножения, но и в цепях передачи тактовых сигналов самих ЦУ.

Коррекция расфазирования синхросигналов

Проблема расфазирования тактовых импульсов в различных точках схемы для быстродействующих устройств настолько остра, что современные БИС/СБИС зачастую снабжаются специальными схемами коррекции временного положе­ния синхросигналов, причем на одном кристалле могут быть установлены не­сколько таких схем, называемых в английской терминологии Phase Locked Loops (PLLs).

Такие схемы (рис. 3.33, б) содержат фазовый компаратор ФК, генератор, управляемый напряжением ГУН (VCO, Volt-Controlled Oscillator), с выхода которого берутся скорректированные синхроимпульсы, и цепь обратной связи, в которую могут быть включены не только элементы задержки, но и делители частоты ДЧ. При этом на PLL могут возлагаться две функции — коррекция фазовых сдвигов синхросигналов (Clock Skew), осуществляемая замкнутым контуром с элементом задержки в обратной связи (функция Clock Lock), и получение удвоенной частоты синхросигналов при введении в цепь обратной связи делителя частоты ДЧ (функция Clock Boost). Удвое­ние внутренней частоты работы устройств относительно внешней частоты передачи данных часто используется в микропроцессорах и СБИС програм­мируемой логики высокой сложности.

Благодаря введению схем PLL, удается снижать расфазирование тактовых сигналов системы до очень малых значений.

Однофазная синхронизация

Однофазная синхронизация использует минимальное число синхропоследовательностей и обеспечивает высокое быстродействие. В то же время ее применение сопровождается специфическими проблемами.

При однофазной синхронизации на все элементы памяти подаются одни и те же синхроимпульсы. Если бы устройство строилось на безинерционных элементах, то однофазная синхронизация была бы невозможна, т. к. в мо­мент подачи синхроимпульса, т. е. команды на прием данных, эти данные исчезли бы. Это произошло бы потому, что при подаче синхроимпульса один и тот же элемент памяти должен одновременно принимать данные от предыдущего и снабжать данными последующий, что невозможно в безы­нерционной цепи, если только элементы памяти не обеспечивают за счет своей структуры присутствия в них одновременно "старой" и "новой" ин­формации (это возможно в двухступенчатых триггерах).

Реальные элементы всегда инерционны, поэтому принципиальная возмож­ность однофазной синхронизации появляется даже для систем с односту­пенчатыми триггерами, но условия работоспособности могут оказаться трудновыполнимыми.

Рассмотрим однофазную синхронизацию для систем с простейшими тригге­рами — одноступенчатыми, управляемыми уровнем. Поступающие на входы триггеров синхроимпульсы должны иметь длительность, достаточную для их надежного переключения (tИ twc). После переключения триггеров на входах

КЦ появляются новые значения аргументов, а по истечении 1кц, тш изменят­ся сигналы на входах триггеров, но эти изменения не должны восприни­маться триггерами. Если к указанному моменту синхроимпульсы еще не за­кончились, то состояния триггеров могут повторно измениться в одном и том же такте, что недопустимо. Поэтому должно соблюдаться следующее условие работоспособности

где tТГ min — минимальное время переключения триггера.

Как видно, в данном случае необходимо строгое ограничение длительности импульсов снизу и сверху, т. к. за время существования импульса должен переключиться даже самый инерционный триггер и, в то же время, инфор­мация не должна успеть пройти через самый быстродействующий каскад обработки данных (триггер плюс КЦ). Это условие должно соблюдаться во всем диапазоне изменений условий эксплуатации устройства. Расчету усло­вий работоспособности данного варианта системы синхронизации препятст­вует также то, что сведения о минимальных задержках элементов могут от­сутствовать.

Полученная формула определяет возможность применения однофазной син­хронизации в схеме с одноступенчатыми триггерами, управляемыми уров­нем, и показывает, что с ростом минимальной логической глубины КЦ реа­лизация такой системы облегчается. Это обстоятельство подтверждает отме­ченную ранее желательность выравнивания задержек сигналов в различных

путях прохождения их на выход КЦ.

На практике однофазная синхронизация чаще всего применяется в схемах с триггерами, имеющими динамическое управление, или с двухступенчатыми триг­герами.

Рис. 3.34. Схема однофазной синхронизации триггеров с динамическим управлением

При использовании триггеров с динамическим управлением (рис. 3.34) ин­формация принимается по фронту синхроимпульса, а чувствительность триггера к информационным сигналам сохраняется лишь в малом интервале времени в окрестности фронта (в течение времени выдержки 1н). Триггеры должны потерять чувствительность к изменениям информационных сигналов, прежде чем до их входов по кратчайшему пути может дойти такое из­менение. Если это не обеспечивается, возможен сбой. Таким образом, и в этом варианте однофазной системы синхронизации требуется соблюдение определенного условия работоспособности:

Легко заметить, что обеспечить это условие работоспособности гораздо проще, чем предыдущее, т. к. величина ih мала. Более того, для ряда тригге­ров, в частности, для JK-триггеров, реализованных по схеме с внутренними задержками, tн = 0. А это значит, что при их применении работоспособ­ность систем с однофазной синхронизацией гарантирована.

В системах однофазной синхронизации с двухступенчатыми триггерами вы­сокий уровень синхросигнала открывает входные ступени триггеров, остав­ляя неизменными их выходные сигналы. При этом данные с предыдущих каскадов записываются во входные ступени следующих. Такую запись мож­но вести в течение необходимого времени без каких-либо опасностей вре­менных состязаний сигналов. Переход синхросигнала на низкий уровень переносит состояния входных ступеней в выходные, изменяет тем самым переменные на входе КЦ, которые вырабатывают новые сигналы для триг­геров следующего каскада. Этот процесс также можно вести достаточно дли­тельное время без каких-либо опасений, поскольку входные ступени всех триггеров закрыты. Очередной переход синхросигнала на высокий уровень вновь запишет информацию во входные ступени триггеров и т. д. При пра­вильном выборе параметров синхросигналов временные состязания сигналов в системе с двухступенчатыми триггерами вообще отсутствуют, работоспособ­ность ее обеспечивается при сколь угодно малых минимальных задержках.

В то же время усложняются триггеры и увеличивается длительность паузы (необходимо дополнительное время на переключение выходных ступеней триггеров).

Расчетные соотношения для проектирования однофазной системы синхронизации

Такие соотношения для системы с триггерами, имеющими динамическое управление (для определенности — прямое), получим, приняв следующие условия. Частота синхроимпульсов постоянна (обоснованность этого усло­вия связана с возможностью застабилизировать частоту генератора с точно­стью, намного превышающей точность задания других параметров импуль­сов). Положение фронтов синхроимпульсов во времени задается с допуска­ми , т. е. при номинальном времени появления фронта to фронт может появиться в интервале от to - до to + . В этих допусках отражены все причины неточностей задания синхросигналов (сдвиги фронтов в схеме размножения синхросигналов, задержки в связях, разброс моментов сраба­тывания триггеров из-за разброса их пороговых напряжений и др.).

Цель расчета — минимизировать период синхросигналов при соблюдении условий надежной работы устройства и заданных разбросах параметров.

Объект расчета — система однофазной синхронизации с триггерами, имею­щими динамическое управление, представляет собой важное практическое значение.

На временной диаграмме синхросигнала (рис. 3.35) отмечены следующие временные интервалы. Номинальный момент начала первого импульса t = 0 и номинальный момент начала второго импульса t = Т, разбросы возмож­ных моментов поступления импульсов относительно номинальных момен­тов , времена предустановки и выдержки для используемого типа триггера tS и 1н, суммарные длительности переключения триггера по цепи "синхровход — выход" и прохождения сигнала через комбинационную цепь tTГ + tКЦ для их максимального и минимального значений.

Чтобы соблюдалось требование неизменности информационного сигнала на интервале предустановки, входной сигнал триггера должен устанавливаться не позднее чём в момент времени - ( + tS) для первого импульса и в мо­мент Т — — tH для второго импульса. Изменение информационного сигна­ла становится допустимым не раньше момента времени + tH для первого импульса и Т + + tH для второго. Наиболее позднее появление входного информационного сигнала в интервале между импульсами происходит в мо­мент + tTГ. max + tКЦ. max а наиболее раннее в момент - + tTГ. min + tКЦ. min

Рис. 3.35. Временная диаграмма синхросигнала однофазной системы синхронизации

Чтобы наиболее позднее поступление информационного сигнала оказалось в допустимой области, необходимо соблюдение условия

Из этого неравенства следует

Условие (а) обеспечивает неизменность информационного сигнала на входе триггера в течение интервала tS при наихудшем случае разброса параметров.

Следует также обеспечить соблюдение неизменности информационного сигнала на интервале tn. Чтобы это изменение оказалось в допустимом ин­тервале, необходимо выполнить требование

из которого следует условие

Еще одним необходимым условием является требование длительности им­пульса, достаточной для надежного переключения триггера

Порядок определения параметров синхроимпульсов: выбор tИ по условию (в), выбор Т по условию (а), проверка выполнения условия (б).

Слагаемое 2 в выражении (в) отражает возможность запаздывания перед­него и опережения заднего фронта синхроимпульсов. Нарушение условия (б) может потребовать введения задержек в соответствующие цепи, в част­ности, на выходах триггера. Задержки в связях в расчетных зависимостях отдельно не фигурируют — подразумевается их учет суммированием с за­держками элементов.

Двухфазная синхронизация

Такая синхронизация характеризуется использованием двух последователь­ностей синхроимпульсов (рис. 3.36, а), сдвинутых во времени друг относи­тельно друга. Интервал между импульсами обеих последовательностей отво­дится для работы комбинационных цепей. Соседние каскады получают раз­ноименные серии синхроимпульсов (рис. 3.36, б).

При возбуждении фазы С2 данные с триггеров фазы С1 через соответствую­щие КЦ передаются на триггеры фазы С2. При возбуждении фазы С1 тригге­ры этой фазы через КЦ принимают данные от триггеров фазы С2. Поочеред­ное возбуждение фаз обеспечивает передачу данных по тракту их обработки без каких-либо временных состязаний, т. к. выдача данных производится триггерами, не изменяющими своих состояний в данной фазе, а прием дан­ных осуществляется после завершения переходных процессов в КЦ.

Достоинством двухфазной системы является возможность применения про­стых одноступенчатых триггеров с управлением уровнем. В то же время на­личие двух фаз синхроимпульсов усложняет схему устройства.

Рис. 3.36. Временная диаграмма синхросигна­лов (а) и схема тактирования элементов памяти для двухфазной системы синхронизации (б)

Расчет параметров синхроимпульсов для двухфазной системы основан на той же стратегии, что и расчет для однофазной, т. е. на обеспечении неиз­менности информационных сигналов на входах триггеров в интервалах tS и tH даже при наихудшем сочетании допусков на положения фронтов синхро­сигналов и задержек в КЦ.

Разные системы синхронизации встречаются в разработках ЦУ, выбор опре­деляется конкретными условиями. В последнее время широко распространена однофазная система с триггерами, имеющими динамическое управление.

Многофазная синхронизация характеризуется использованием более чем двух серий синхроимпульсов и применяется для увеличения быстродействия систем путем организации работы их частей с разной скоростью. Это осу­ществляется разбиением периода основной частоты на части и использова­нием в отдельных блоках системы более высокочастотных синхросигналов. Для узлов и устройств применение многофазной системы синхронизации не характерно.

§ 3.7. Регистры и регистровые файлы

Регистры — самые распространенные узлы цифровых устройств. Они опе­рируют с множеством связанных переменных, составляющих слово. Над словами выполняется ряд операций: прием, выдача, хранение, сдвиг в раз­рядной сетке, поразрядные логические операции.

Регистры состоят из разрядных схем, в которых имеются триггеры и, чаще всего, также и логические элементы.

По количеству линий передачи переменных регистры делятся на однофазные и парафазные, по системе синхронизации на однотактные, двухтактные и многотактные. Однако главным классификационным признаком является способ приема и выдачи данных. По этому признаку различают параллельные (статические) регистры, последовательные (сдвигающие) и параллельно-последовательные.

В параллельных регистрах прием и выдача слов производятся по всем раз­рядам одновременно. В них хранятся слова, которые могут быть подвергну­ты поразрядным логическим преобразованиям.

В последовательных регистрах слова принимаются и выдаются разряд за разрядом. Их называют сдвигающими, т. К. тактирующие сигналы при вводе и выводе слов перемещают их в разрядной сетке. Сдвигающий регистр мо­жет быть нереверсивным (с однонаправленным сдвигом) или реверсивным (с возможностью сдвига в обоих направлениях).

Рис. 3.37. Схема статического регистра (а) и его условное графическое обозначение (б)

Последовательно-параллельные регистры имеют входы-выходы одновремен­но последовательного и параллельного типа. Имеются варианты с последо­вательным входом и параллельным выходом (SIPO, Serial Input — Parallel Output), параллельным входом и последовательным выходом (PISO), а также варианты с возможностью любого сочетания способов приема и выдачи слов.

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактиро­вания, сброса/установки, разрешения выхода или приема, т. е. цепи управле­ния. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса R и выходы с третьим состоянием, управляемые сигналом EZ, показан на рис. 3.37.

Для современной схемотехники характерно построение регистров именно на D-триггерах, преимущественно с динамическим управлением. Многие име­ют выходы с третьим состоянием, некоторые регистры относятся к числу буферных, т. е. рассчитаны на работу с большими емкостными и/или низ-коомными активными нагрузками. Это обеспечивает их работу непосредст­венно на магистраль (без дополнительных схем интерфейса).

Регистровые файлы

Из статических регистров составляются блоки регистровой памяти — реги­стровые файлы. В микросхеме типа ИР26 (серии КР1533, К555 и др.) можно. хранить 4 четырехразрядных слова с возможностью независимой и одновре­менной записи одного слова и чтения другого. Информационные входы регистров соединены параллельно (рис. 3.38), Входы адресов записи WA и WB (от Write) дают четыре комбинации, каждая из которых разрешает "защелкнуть" данные, присутствующие в настоящее время на выводах Di-4.

Содержимое файла (регистра) вызывается на выходы блока Q1-4 с помощью дешифратора считывания (адресных входов мультиплексора) адресами RA и RB (от английского Read). Таких адресов четыре.

Если на входе разрешения записи WE (Write Enable) действует активный низкий уровень, то данные поступают в соответствующий регистр, при вы­соком уровне WE входы для данных и адресов запрещены.

Выходные данные выдаются в прямом коде.

Размерность регистровой памяти можно наращивать, составляя из нескольких ИС блок памяти. При наращивании числа хранимых слов выходы отдельных ИС с тремя состояниями соединяются в одной точке. Допускается соединять непосредственно до 128 выходов, что дает 512 хранимых слов. Ограничение на число соединяемых в одной точке выходов вызвано токовым режимом выхода, оно может быть преодолено при подключении к выходной точке специальных внешних резисторов. При наращивании разрядности слова соединяют параллельно входы разрешения и адресации нескольких ИС, выходы которых в со­вокупности дают единое информационное слово.

Рис. 3.38. Схема регистрового файла

Сдвигающие регистры

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса.

В однотактных регистрах со сдвигом на один разряд вправо (рис. 3.39, а) слово сдвигается при поступлении синхросигнала. Вход и выход последова­тельные (DSR — Data Serial Right). На рис. 3.39, б показана схема регистра со сдвигом влево (вход данных DSL — Data Serial Left), а на рис. 3.39, в ил­люстрируется принцип построения реверсивного регистра, в котором име­ются связи триггеров с обоими соседними разрядами, но соответствующими сигналами разрешается работа только одних из этих связей (команды "влево" и "вправо" одновременно не подаются).

Согласно требованиям синхронизации, рассмотренным в предыдущем пара­графе, в сдвигающих регистрах, не имеющих логических элементов в межраз­рядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешаю­щего уровня синхросигнала переключиться неоднократно, что недопустимо.

Триггеры с динамическим управлением или двухступенчатые могут быть использованы так, как описано в параграфе "Синхронизация в цифровых устройствах".

Появление в межразрядных связях логических элементов и, тем более, логи­ческих схем неединичной глубины упрощает выполнение условий работо­способности регистров и расширяет спектр типов триггеров, пригодных для этих схем.

Рис. 3.39. Схемы регистров сдвига вправо (а), влево (б) и реверсивного (в)

Многотактные сдвигающие регистры управляются несколькими синхро-последовательностями. Из их числа наиболее известны двухтактные с ос­новным и дополнительным регистрами, построенными на простых односту­пенчатых триггерах, управляемых уровнем. По такту С1 содержимое основ­ного регистра переписывается в дополнительный, а по такту С2 возвращает­ся в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к одно-тактному регистру, с двухступенчатыми триггерами.

Универсальные регистры

В сериях ИС и библиотеках БИС/СБИС программируемой логики имеется много вариантов регистров (в схемотехнике ТТЛШ их около 30). Среди них многорежимные (многофункциональные) или универсальные, способные выполнять набор микроопераций. Многорежимность достигается компози­цией в одной и той же схеме частей, необходимых для выполнения различ­ных операций. Управляющие сигналы, задающие вид выполняемой в данное время операции, активизируют необходимые для этого части схемы.

Таблица 3.13

Типичным представителем многорежимных регистров является микросхема ИР13 серии КР1533 и других (рис. 3.40). Это восьмиразрядный регистр с воз­можностью двусторонних сдвигов с допустимой тактовой частотой до 25 МГц при токе потребления до 40 мА. Имеет также параллельные входы и выходы, вход асинхронного сброса R и входы выбора режима So и Si, задающие четы­ре режима (параллельная загрузка, два сдвига и хранение). Функционирование регистра определяется табл. 3.13.

Условное обозначение регистра ИР13 приведено на рис. 3.41.

Регистры, имеющие разнотипные вход и выход, служат основными блоками преобразователей параллельных кодов в последовательные и обратно. На рис. 3.42 показана схема преобразователя параллельного кода в последовательный на основе восьмиразрядного регистра типа SI/PI/SO. В этой схеме отрицатель­ный стартовый импульс St, задающий уровень логического нуля на верхнем входе элемента 1, создает единичный сигнал параллельного приема данных на вход L (Load — загрузка), по которому в разряды 1...7 регистра загружается преобразуемое слово D1-7, а в нулевой разряд — константа 0. На последова­тельный вход DSR подана константа 1.

Рис. 3.40. Схема многорежимного регистра

Рис. 3.41. Условное обозначение универсального регистра

Таким образом, после загрузки в регистре формируется слово OD1D2...D7. Так­товые импульсы, поступающие на вход С, вызывают сдвиги слова вправо (для условного обозначения это соответствует сдвигу вниз). Сдвиги выводят слово в последовательной форме через выход Q7. Вслед за информационными разряда­ми идет ноль (константа "0"), после которого цепочка единиц. Пока ноль не выведен из регистра, на выходе элемента 2 действует единичный сигнал. После вывода нуля все входы элемента 2 становятся единичными, его выход приобре­тает нулевое значение и через элемент 1 формирует сигнал автоматической за­грузки следующего слова, после чего цикл преобразования повторяется.

Рис. 3.42. Схема преобразователя параллельного кода в последовательный

В перечне микроопераций, выполняемых регистрами, были указаны поразряд­ные логические операции. Современные регистры мало приспособлены для вы­полнения этих операций, однако при необходимости их можно выполнить, пользуясь регистрами на RS-триггерах. Для выполнения операции ИЛИ на S-входы статического регистра с исходным нулевым состоянием подается пер­вое слово А, единичные разряды которого устанавливают соответствующие триггеры. Затем без сброса регистра на S-выходы подается второе слово В. Ясно, что в результате получим результат Q = А\/В.

При выполнении поразрядной операции И в первом такте на S-входы регистра подается слово А, устанавливающее те разряды регистра, в кото­рых слово А имеет единицы. Затем следует подать на регистр слово В. Чтобы в регистре сохранились единицы только в тех разрядах, в которых единицы имеют оба слова, слово В подается на входы R триггеров в ин­версном виде.

Сложение по модулю 2 может быть выполнено схемой с триггерами типа Т в разрядах путем последовательной во времени подачи на нее двух слов А и В.

§ 3.8. Основные сведения о счетчиках. Двоичные счетчики

Понятие "счетчик" является очень широким, К счетчикам относят, автома­ты, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином коде.

Специфичной для счетчиков операцией является изменение их содержимого на единицу (может быть и условную). Прибавление такой единицы соответст­вует операции инкрементации, вычитание — операции декрементации. Обыч­но счетчиками выполняются также и другие операции — сброс, - установка, параллельная загрузка и др.

Счетчик характеризуется модулем счета М (емкостью). Модуль определяет число возможных состояний счетчика. После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.

Классификация счетчиков

По способу кодирования внутренних состояний различают двоичные счет­чики, счетчики Джонсона, счетчики с кодом "1 из N" и др.

По направлению счета счетчики делятся на суммирующие (прямого счета), вычитающие (обратного счета) и реверсивные (с изменением направления счета).

По принадлежности к тому или иному классу автоматов говорят о синхрон­ных или асинхронных счетчиках (более подробную классификацию по этому признаку не затрагиваем, учитывая реальный состав микросхем счетчиков).

Счетчики строятся из разрядных схем, имеющих межразрядные связи. Со­ответственно организации этих связей различают счетчики с последователь­ным, параллельным и комбинированными переносами.

Возможные режимы работы счетчика:

- регистрация числа поступивших на счетчик сигналов;

- деление частоты.

В первом режиме результат — содержимое счетчика, во втором режиме вы­ходными сигналами являются импульсы переполнения счетчика.

Быстродействие счетчика характеризуется временем установления в нем но­вого состояния (первый режим), а также максимальной частотой входных сигналов fmax.

Как и любой автомат, счетчик можно строить на триггерах любого типа, од­нако удобнее всего использовать для этого триггеры типа Т (счетные) и JK, имеющие при J = К = 1 счетный режим.

Состояние счетчика читается по выходам разрядных схем как слово Qn-1Qn-2—Q0, входные сигналы поступают на младший разряд счетчика.

Двоичным счетчиком назовем счетчик, имеющий модуль М = 2n, где n — целое число, и естественную последовательность кодов состояний (его со стояния отображаются последовательностью двоичных чисел, десятичными эквивалентами которых будут числа 0, 1, 2, 3,..., M-l).

Двоичные счетчики

Схему двоичного счетчика можно получить с помощью формального синтеза, однако более наглядным путем представляется эвристический. Таблица ис­тинности двоичного счетчика — последовательность двоичных чисел от ну­ля до М—1. Наблюдение за разрядами чисел, составляющих таблицу, приво­дит к пониманию структурной схемы двоичного счетчика. Состояния млад­шего разряда при его просмотре по соответствующему столбцу таблицы по­казывают чередование нулей и единиц вида ..., что естественно, т. к. младший разряд принимает входной сигнал и переключается от каж­дого входного воздействия. В следующем разряде наблюдается последова­тельность пар нулей и единиц вида 001100 II... . В третьем разряде образует­ся последовательность из четверок нулей и единиц 00и т. д. Из этого наблюдения видно, что следующий по старшинству разряд переключа­ется с частотой, в два раза меньшей, чем данный.