Глава 4 Запоминающие устройства (стр. 2 )

В высокопроизводительном микропроцессоре Power 3 фирмы IBM исполь­зован кэш наборно-ассоциативного типа емкостью 32 Кбайта для команд и 64 Кбайта для данных на 128 направлений. Для связей с кэшем второго уровня L2 в системе Power 3 применена 256-разрядная шина. Емкость кэша L2 от 1 до 16 Мбайт. Кстати говоря, именно МП Power 3 использован в су­перкомпьютере, который сумел обыграть чемпиона мира по шахматам Гарри Каспарова.

§ 4.3. Запоминающие устройства типа ROM(M), PROM, EPROM, EEPROM

Запоминающие устройства типа ROM (память только для чтения) хранят информацию, которая либо вообще не изменяется (в ЗУ типов ROM(M) и PROM), либо изменяется редко и не в оперативном режиме (в ЗУ типов EPROM и EEPROM).

В масочные ЗУ типа ROM(M) информация записывается при изготовлении микросхем на промышленных предприятиях с помощью шаблона (маски) на завершающем этапе технологического процесса.

ЗУ типа PROM программируются после изготовления их предприятием электронной промышленности в лабораториях потребителей без использо­вания сложных технологических процессов. Для этого используются не­сложные устройства (программаторы).

Программирование постоянной памяти заключается в том или ином разме­щении элементов связи между горизонтальными и вертикальными линиями матрицы запоминающих элементов.

Запоминающие устройства типа ROM имеют многоразрядную организацию (чаще всего 8-разрядную или 4-разрядную, для некоторых ИС 16-разрядную) и обычно выполняются по структуре 2DM. Простейшие ЗУ мо­гут иметь структуру 2D. Технологии изготовления постоянных ЗУ разнооб­разны — ТТЛ(Ш), КМОП, n-МОП и др.

Масочные ЗУ

Элементом связи в масочных ЗУ могут быть диоды, биполярные транзисто­ры, МОП-транзисторы и т. д.

В матрице диодного ROM(M) (рис. 4.12, а) горизонтальные линии являются линиями выборки слов, а вертикальные — линиями считывания, Считываемое слово определяется расположением диодов в узлах координатной сетки. При наличии диода высокий потенциал выбранной горизонтальной линии передается на соответствующую вертикальную линию, и в данном разряде слова появляется сигнал логической единицы. При отсутствии диода потен­циал близок к нулевому, т. к. вертикальная линия через резистор связана с землей. В изображенной матрице при возбуждении линии выборки Ш1(1) считывается слово (в ячейке номер один хранится это слово). При возбуждении Ш2 считывается слово (оно хранится в ячейке номер 2). Шины выборки являются выходами дешифратора адреса, каждая адресная комбинация возбуждает свой выход дешифратора, что приводит к считыванию слова из адресуемой ячейки.

В матрице с диодными элементами в одних узлах матрицы диоды изготов­ляются, в других — нет. При этом, чтобы удешевить производство, при из­готовлении. ЗУ стремятся варьировать только один шаблон, так чтобы одни элементы связи были законченными и работоспособными, а другие — не завершенными и как бы отсутствующими. Для матриц с МОП-тран­зисторами часто в МОП-транзисторах, соответствующих хранению нуля, увеличивают толщину подзатворного окисла, что ведет к увеличению поро­гового напряжения транзистора. В этом случае рабочие напряжения ЗУ не в состоянии открыть транзистор. Постоянно закрытое состояние транзистора аналогично его отсутствию. Матрица с МОП-транзисторами показана на рис. 4.12, б.

Рий. 4.12. Матрица диодных запоминающих элементов масочного ЗУ (а)

(1)  В литературе, посвященной памяти, "шинами" часто называют отдельные линии (в противоположность литературе по микропроцессорной технике).

Рис. 4.12. (окончание) Матрица МОП-транзисторных элементов (б)

ЗУ с масочным программированием отличаются компактностью запоми­нающих элементов и, следовательно, высоким уровнем интеграции. При больших объемах производства масочное программирование предпочтитель­но, однако при недостаточной тиражности ЗУ затраты на проектирование и изготовление шаблона для технологического программирования ЗУ окажут­ся чрезмерно высокими. Отсюда видна и область применения масочных ЗУ — хранение стандартной информации, имеющей широкий круг потреби­телей. В частности, масочные ЗУ имеют в качестве "прошивки"(2) коды букв алфавитов (русского и латинского), таблицы типовых функций (синуса, квадратичной функции и др.), стандартное программное обеспечение и т. п.

ЗУ типа РНОМ

В ЗУ типа PROM микросхемы программируются устранением или создани­ем специальных перемычек. В исходной заготовке имеются (или отсутству­ют) все перемычки. После программирования остаются или возникают только необходимые.

Устранение части перемычек свойственно ЗУ с плавкими перемычками (типа fuse — предохранитель). При этом в исходном состоянии ЗУ имеет все пере­мычки, а при программировании часть их ликвидируется путем расплавления импульсами тока достаточно большой амплитуды и длительности.

(2)  Термином "прошивка" иногда называют содержимое постоянной памяти. Это на­звание появилось во времена памяти на ферритовых сердечниках, когда информа­ция заносилась в ЗУ путем пропускания провода через определенные сердечники.

В ЗУ с плавкими перемычками эти перемычки включаются в электроды диодов или транзисторов. Перемычки могут быть металлическими (вначале изготовлялись из нихрома, позднее из титановольфрамовых и других спла­вов) или поликристаллическими (кремниевыми). В исходном состоянии за­поминающий элемент хранит логическую единицу, логический нуль нужно записать, расплавляя перемычку.

Создание части перемычек соответствует схемам, которые в исходном со­стоянии имеют непроводящие перемычки в виде пары встречно включен­ных диодов или тонких диэлектрических слоев, пробиваемых при програм­мировании с образованием низкоомных сопротивлений. Схемы с тонкими пробиваемыми диэлектрическими перемычками (типа antifuse) наиболее компактны и совершенны. Их применение характерно для программируе­мых логических СБИС, которые рассмотрены в § 8.1. В номенклатуре про­дукции стран СНГ ЗУ с перемычками типа antifuse отсутствуют.

Второй тип запоминающего элемента FROM — два встречно включенных диода. В исходном состоянии сопротивление такой цепочки настолько ве­лико, что практически равноценно разомкнутой цепи, и запоминающий элемент хранит логический нуль. Для записи единицы к диодам приклады­вают повышенное напряжение, пробивающее диод, смещенный в обратном направлении. Диод пробивается с образованием в нем короткого замыкания и играет роль появившейся проводящей перемычки.

Запоминающие элементы с плавкими перемычками и парами диодов пока­заны на рис. 4.13, а, б' в исходном состоянии и после программирования.

Рис. 4.13. Запоминающие элементы с плавкими перемычками (а) и диодными парами (б)

Матрица запоминающих элементов ЗУ с плавкими перемычками в технике ТТЛ (микросхемы К155РЕЗ) показана на рис. 4.14. ЗУ имеет организацию 32х8. Матрица содержит 32 транзистора с 9 эмиттерами в каждом (8 рабочих и один технологический для уточнения режима прожигания, технологиче­ский эмиттер на рисунке не показан). Высокий потенциал на какой-либо шине выборки активизирует соответствующий транзистор, работающий в режиме эмиттерного повторителя. До программирования транзисторы пере­дают высокий потенциал базы на все выходные (разрядные) линии, т. е. по всем адресам записаны слова, состоящие из одних единиц. Пережигание перемычки в цепи какого-либо эмиттера дает ноль в данном разряде слова, например, для ячейки с номером 1 показан вариант программирования для хранения по этому адресу слова . Выходы матрицы связаны с внешними цепями через буферные каскады, имеющие выходы типа ОК или ТС. ЗУ имеет структуру 2D.

Рис. 4.14. Матрица запоминающих элементов с плавкими перемычками в технике ТТЛ

Программирование ЗУ с плавкими перемычками реализуется простыми аппа­ратными средствами и может быть доступно схемотехникам даже при отсутст­вии специального оборудования. На рис. 4.15 показан многоэмиттерный тран­зистор (МЭТ) с плавкими перемычками и дополнительными элементами, обеспечивающими программирование ЗУ. Выходы этого запоминающего эле­мента передаются во внешние цепи через буферные каскады с тремя состоя­ниями, работа которых разрешается сигналом ОЕ. При этом сигнал разреше­ния работы формирователей импульсов программирования ОЕр отсутствует, и они не влияют на работу схемы. При программировании буферы данных пе­реводятся в третье состояние (ОЕ = 0), а работа формирователей F разрешает­ся. Слово, которое нужно записать в данной ячейке, подается на линии дан­ных D7-D0. Те разряды слова, в которых имеются единицы, будут иметь на выходах формирователей низкий уровень напряжения. Соответствующие эмиттеры МЭТ окажутся под низким напряжением и через них пройдет ток прожигания перемычки. При чтении отсутствие перемычки даст нулевой сиг­нал на вход буфера данных. Так как буфер инвертирующий, с его выхода снимется единичный сигнал, т. е. тот, который и записывался. Адресация программируемой ячейки как обычно обеспечивается дешифратором адреса, подающим высокий уровень потенциала на базу адресуемого МЭТ.

Рис. 4.15. Схема запоминающей ячейки с элементами программи­рования плавких перемычек

Для прожигания перемычек на них подают токи в десятки миллиампер в виде серии импульсов (для большей надежности прожигания). Не все пере­мычки удается пережечь надлежащим образом, коэффициент программируемости для серии К556, например, составляет 0,5...0,7. В ЗУ с плавкими перемычками возможно восстановление проводимости перемычек через не­которое время из-за миграции в электроматериалах.

Плавкие перемычки занимают на кристалле относительно много места, по­этому уровень интеграции ЗУ с. такими перемычками существенно ниже, чем у масочных ЗУ. В то же время простота программирования пользовате­лем и невысокая стоимость в свое время обусловили широкое распростра­нение ЗУ типа PROM. Невысокая стоимость программируемых пользовате­лем ЗУ объясняется тем, что изготовитель выпускает микросхемы без учета конкретного содержимого ЗУ, т. е. освобожден от проектирования по спе­циализированным заказам и, следовательно, связанных с этим затрат.

Среди отечественных PROM ведущее место занимают микросхемы серии К556, имеющие информационную емкость 1...64 Кбит и время доступа по адресу 70...90 нc.

Внешняя организация памяти типов ROM(M) и PROM проста: входными сигналами для них служат адресный код и сигнал выбора микросхемы CS. Во времени последовательность сигналов следующая: вначале подается адресный код (чтобы произошла дешифрация адреса и было исключено обращение к непредусмотренной ячейке), затем поступает сигнал выбора микросхемы CS и после задержки, определяемой быстродействием схемы, на выходах данных устанавливаются правильные значения считываемых сигналов.

ЗУ типов EPROM и EEPROM

В репрограммируемых ЗУ типов EPROM и EEPROM (или E2ROM) воз­можно стирание старой информации и замена ее новой в результате специального процесса, для проведения которого ЗУ выводится из рабочего ре­жима. Рабочий режим (чтение данных) — процесс, выполняемый с относи­тельно высокой скоростью. Замена же содержимого памяти требует выпол­нения гораздо более длительных операций.

По способу стирания старой информации различают ЗУ со стиранием ульт­рафиолетовыми лучами (EPROM или в русской терминологии РПЗУ-УФ, т. е. репрограммируемые ПЗУ с ультрафиолетовым стиранием) и электриче­ским стиранием (E2ROM или РПЗУ-ЭС).

Запоминающими элементами современных РПЗУ являются транзисторы типов МНОП и ЛИЗМОП (добавление ЛИЗ к обозначению МОП происхо­дит от слов Лавинная Инжекция Заряда).

МНОП-транзистор отличается от обычного МОП-транзистора двухслойным подзатворным диэлектриком. На поверхности кристалла расположен тонкий слой двуокиси кремния SiO2, далее более толстый слой нитрида кремния Si3N4 и затем уже затвор (рис. 4.16, а). На границе диэлектрических слоев возникают центры захвата заряда. Благодаря туннельному эффекту, носители заряда могут проходить через тонкую пленку окисла толщиной не более 5 нм и скапливаться на границе раздели слоев. Этот заряд и является носителем информации, хранимой МНОП-транзистором. Заряд записывают созданием под затвором напряженности электрического поля, достаточной для возник­новения туннельного перехода носителей заряда через тонкий слой SiO2. На границе раздела диэлектрических слоев можно создавать заряд любого знака в зависимости от направленности электрического поля в подзатворной области. Наличие заряда влияет на пороговое напряжение транзистора.

Рис. 4.16. Структуры транзисторов типов МНОП (а) и ЛИЗМОП с двойным затвором (б)

Для МНОП-транзистора с n-каналом отрицательный заряд на границе раз­дела слоев повышает пороговое напряжение (экранирует воздействие поло­жительного напряжения на затворе, отпирающего транзистор). При этом пороговое напряжение возрастает настолько, что рабочие напряжения на затворе транзистора не в состоянии его открыть (создать в нем проводящий канал). Транзистор, в котором заряд отсутствует или имеет другой знак, легко открывается рабочим значением напряжения. Так осуществляется хране­ние бита в МНОП: одно из состояний трактуется как отображение логиче­ской единицы, другое — нуля.

При программировании ЗУ используются относительно высокие напряже­ния, около 20 В. После снятия высоких напряжений туннельное прохожде­ние носителей заряда через диэлектрик прекращается и заданное транзисто­ру пороговое напряжение остается неизменным.

После 104...106 перезаписей МНОП-транзистор перестает устойчиво хранить заряд. РПЗУ на МНОП-транзисторах энергонезависимы и могут хранить информацию месяцами, годами и десятками лет.

Перед новой записью старая информация стирается записью нулей во все запоминающие элементы. Тип ЗУ — РПЗУ-ЭС.

Транзисторы типа ЛИЗМОП всегда имеют так называемый плавающий за­твор, который может быть единственным или вторым, дополнительным к обычному (управляющему) затвору. Транзисторы с одним плавающим за­твором используются в ЗУ типа РПЗУ-УФ, а транзисторы с двойным затво­ром пригодны для применения как в РПЗУ-УФ, так и в РПЗУ-ЭС. Рассмот­рим более современный тип — ЛИЗМОП-транзистор с двойным затвором (рис. 4.16, б).

Принцип работы ЛИЗМОП с двойным затвором близок к принципу работы МНОП-транзистора — здесь также между управляющим затвором и обла­стью канала помещается область, в которую при программировании можно вводить заряд, влияющий на величину порогового напряжения транзистора. Только область введения заряда представляет собою не границу раздела сло­ев диэлектрика, а окруженную со всех сторон диэлектриком проводящую область (обычно из поликристаллического кремния), в которую, как в ло­вушку, можно ввести заряд, способный сохраняться в ней в течение очень длительного времени. Эта область и называется плавающим затвором.

При подаче на управляющий затвор, исток и сток импульса положительного напряжения относительно большой амплитуды 20.;.25 В в обратно смещен­ных р-n переходах возникает лавинный пробой, область которого насыщает­ся электронами. Часть электронов, имеющих энергию, достаточную для преодоления потенциального барьера диэлектрической области, проникает в плавающий затвор. Снятие высокого программирующего напряжения вос­станавливает обычное состояние областей транзистора и запирает электро­ны в плавающем затворе, где они могут находиться длительное время (в вы­сококачественных приборах многие годы).

Заряженный электронами плавающий затвор увеличивает пороговое напря­жение транзистора настолько, что в диапазоне рабочих напряжений прово­дящий канал в транзисторе не создается.

При отсутствии заряда в плавающем затворе транзистор работает в обычном ключевом режиме.

Стирание информации может производиться двумя способами — ультра­фиолетовым облучением или электрическими сигналами.

В первом случае корпус ИС имеет специальное прозрачное окошко для об­лучения кристалла. Двуокись кремния и поликремний прозрачны для ульт­рафиолетовых лучей. Эти лучи вызывают в областях транзистора фототоки и тепловые токи, что делает области прибора проводящими и позволяет заря­ду покинуть плавающий затвор. Операция стирания информации этим спо­собом занимает десятки минут, информация стирается сразу во всем кри­сталле. В схемах с УФ-стиранием число циклов перепрограммирования су­щественно ограничено, т. к. под действием ультрафиолетовых лучей свойст­ва материалов постепенно изменяются. Число циклов перезаписи у отечест­венных ИС равно 10...100.

Электрическое стирание информации осуществляется подачей на управ­ляющие затворы низкого (нулевого) напряжения, а на стоки — высокого напряжения программирования. Электрическое стирание имеет преимуще­ства: можно стирать информацию не со всего кристалла, а выборочно (индивидуально для каждого адреса). Длительность процесса "стирание-запись" значительно меньше, сильно ослабляются ограничения на число циклов перепрограммирования (допускается 104...106 таких циклов). Кроме того, перепрограммировать ЗУ можно, не извлекая микросхему из устройст­ва, в котором она работает. В то же время схемы с электрическим стирани­ем занимают больше места на кристалле, в связи с чем уровень их интегра­ции меньше, а стоимость выше. В последнее время эти недостатки быстро преодолеваются и ЭС-стирание вытесняет УФ-стирание.

Предшественниками двухзатворных ЛИЗМОП-транзисторов были одноза­творные, имевшие только плавающий затвор. Эти транзисторы изготовлялись обычно с р-каналом, поэтому введение электронов в плавающий затвор при­водило к созданию в транзисторе проводящего канала, а удаление заряда — к исчезновению такого канала. При использовании таких транзисторов запоми­нающие элементы состоят из двух последовательно включенных транзисторов:

ключевого МОП-транзистора обычного типа для выборки адресованного эле­мента и ЛИЗМОП-транзистора, состояние которого определяет хранимый бит. Стирание информации производится ультрафиолетовыми лучами.

Подключение двухзатворных ЛИЗМОП-транзисторов к линиям выборки строк и линиям чтения в матрицах ЗУ показано на рис. 4.17. Запись логиче­ского нуля осуществляется путем заряда плавающего затвора инжекцией "горячих" электронов в режиме программирования. Стирание информации, под которым понимается удаление заряда из плавающего затвора, приводит к записи во все запоминающие элементы логических единиц, т. к. в данном случае опрашиваемые транзисторы открываются и передают напряжение Ucc на линии считывания.

Среди отечественных РПЗУ-УФ (в маркировке они имеют буквы РФ) наи­более известна серия К573 с широким - набором типономиналов, а среди РПЗУ-ЭС (в маркировке имеют буквы РР) имеются серии КР558 (на основе n-МНОП), К1609, К1624, К1626 на ЛИЗМОП с двумя затворами.

Рис. 4.17. Схема подключения ЛИЗМОП-транзисторов с двойным затвором к линиям выборки и считывания в РПЗУ

Отечественные ROM характеризуются в настоящее время следующими па­раметрами: масочные ИС имеют информационную емкость до 1 Мбита при временах доступа около 200 нc, микросхемы с плавкими перемычками соот­ветственно 64 Кбита и 80 нc, РПЗУ-УФ 1 Мбит и 350 нc, РПЗУ-ЭС 64 Кбита и 250 нc.

На уровне мировой техники имеются ЗУ типа РПЗУ-УФ с информационной емкостью до 8 Мбит при временах доступа 45 нc (фирма Atmel), ЗУ типа РПЗУ-ЭС с информационной емкостью до 256 Кбит при временах доступа 90 нc и допустимом числе циклов перезаписи 105 с временем сохранения дан­ных более 10 лет. Это ЗУ использует один источник питания 5 В и потребляет ток 2 мА в активном режиме и 100 мкА при отсутствии обращений. Возможна байтовая или страничная запись за время 3 мс (фирма SGS-Thomson).

Импульсное питание ROM

Энергонезависимость всех ROM, сохраняющих информацию при отключе­нии питания, открывает возможности экономии питания при их эксплуата­ции и соответственно, улучшения их теплового режима, что повышает на­дежность схем. Питание можно подавать только на ИС, к которой в данный момент происходит обращение. На рис. 4.18 показан обычный вариант по строения модуля памяти, состоящего из нескольких ИС, и вариант с им­пульсным питанием. В обычном варианте напряжение Ucc подключается ко всем ИС постоянно, а выбор адресуемой ИС осуществляется сигналом . В варианте с импульсным питанием работа всех ИС по входам постоян­но разрешена, но питание подключается только к выбранной микросхеме с помощью ключа, управляемого от выходов адресного дешифратора, декоди­рующего старшие разряды адреса.

Рис. 4.18. Модули постоянной памяти с обычным (а) и импульсным (б) питанием

Режим импульсного питания может многократно уменьшить потребляемую модулем мощность, но, одновременно, увеличивает время обращения к ЗУ при одиночных произвольных обращениях, т. к. после включения питания необходимо время для установления режима ИС.

При чтении данных, расположенных по близким адресам, когда старшие разряды адреса остаются;неизменными, потерь времени не возникает.

§ 4.4. Флэш-память

Флэш-память (Flash-Memory) по типу запоминающих элементов и основ­ным принципам работы подобна памяти типа E^ROM, однако ряд архитек­турных и структурных особенностей позволяют выделить ее в отдельный класс. Разработка Флэш-памяти считается кульминацией десятилетнего раз­вития схемотехники памяти с электрическим стиранием информации.

В схемах Флэш-памяти не предусмотрено стирание отдельных слов, стирание информации осуществляется либо для всей памяти одновременно, либо для достаточно больших блоков. Понятно, что это позволяет упростить схемы ЗУ, т. е. способствует достижению высокого уровня интеграции и быстродействия при снижении стоимости. Технологически схемы Флэш-памяти выполняются с высоким качеством и обладают очень хорошими параметрами.

Термин Flash по одной из версий связан с характерной особенностью этого вида памяти — возможностью одновременного стирания всего ее объема. Согласно этой версии ещё до появления Флэш-памяти при хранении сек­ретных данных использовались устройства, которые при попытках несанк­ционированного доступа к ним автоматически стирали хранимую информа­цию и назывались устройствами типа Flash (вспышка, мгновение). Это на­звание перешло и к памяти, обладавшей свойством быстрого стирания всего массива данных одним сигналом.

Одновременное стирание всей информации ЗУ реализуется наиболее про­сто, но имеет тот недостаток, что даже замена одного слова в ЗУ требует стирания и новой записи для всего ЗУ в целом. Для многих применений это неудобно. Поэтому наряду со схемами с одновременным стиранием всего содержимого имеются схемы с блочной структурой, в которых весь массив памяти делится на блоки, стираемые независимо друг от друга. Объем таких блоков сильно разнится: от 256 байт до 128 Кбайт.

Число циклов репрограммйрования для Флэш-памяти хотя и велико, но ог­раничено, т. е. ячейки при перезаписи "изнашиваются". Чтобы увеличить долговечность памяти, в ее работе используются специальные алгоритмы, способствующие "разравниванию" числа перезаписей по всем блокам мик­росхемы.

Соответственно областям применения Флэш-память имеет архитектурные и схемотехнические разновидности. Двумя основными направлениями эффек­тивного использования Флэш-памяти являются хранение не очень часто изме­няемых. данных (обновляемых программ, в частности) и замена памяти на маг­нитных дисках.

Для первого направления в связи с редким обновлением содержимого пара­метры циклов стирания и записи не столь существенны как информацион­ная емкость и скорость считывания информации. Стирание в этих схемах может быть как одновременным для всей памяти, так и блочным. Среди устройств с блочным стиранием выделяют схемы со специализированными блоками (несимметричные блочные структуры). По имени так называемых Boot-блоков, в которых информация надежно защищена аппаратными сред­ствами от случайного стирания, эти ЗУ называют Boot Block Flash Memory. Boot-блоки хранят программы инициализации системы, позволяющие вве­сти ее в рабочее состояние после включения питания.

Микросхемы для замены жестких магнитных дисков (Flash-File Memory) со­держат более развитые средства перезаписи информации и имеют идентич­ные блоки (симметричные блочные структуры). Одним из элементов структуры Флэш-памяти является накопитель (матрица запоминающих элементов). В схемотехнике накопителей развиваются два направления: наоснове ячеек типа ИЛИ-НЕ (NOR) и на основе ячеек типа И-НЕ (NAND).

Рис. 4.19. Структура матрицы накопителя Флэш-памяти на основе ячеек ИЛИ-НЕ

Накопители на основе ячеек ИЛИ-НЕ (с параллельным включением ЛИЗ-МОП-транзисторов с двойным затвором) обеспечивают быстрый доступ к словам при произвольной выборке. Они приемлемы для разных примене­ний, но наиболее бесспорным считается их применение в памяти для хра­нения редко обновляемых данных. При этом возникает полезная преемст­венность с применявшимися ранее ROM и EPROM, сохраняются типичные сигналы управления, обеспечивающие чтение с произвольной выборкой. Структура матрицы накопителя показана на рис. 4.19. Каждый столбец представляет собою совокупность параллельно соединенных транзисторов. Разрядные линии выборки находятся под высоким потенциалом. Все тран­зисторы невыбранных строк заперты. В выбранной строке открываются и передают высокий уровень напряжения на разрядные линии считывания те транзисторы, в плавающих затворах которых отсутствует заряд электронов, и, следовательно, пороговое напряжение транзистора имеет нормальное (не повышенное) значение.

Накопители на основе ячеек ИЛИ-НЕ широко используются фирмой Intel. Имеются мнения о конкурентоспособности этих накопителей и в примене­ниях, связанных с заменой жестких магнитных дисков Флэш-памятью.

Структуры с ячейками И-НЕ более компактны, но не обеспечивают режима произвольного доступа и практически используются только в схемах замены магнитных дисков. В схемах на этих ячейках сам накопитель компактнее, но увеличивается количество логических элементов обрамления накопителя.

Для улучшения технико-экономических характеристик в схемах Флэш-памяти применяются различные средства и приемы:

1. Прерывание процессов записи при обращениях процессора для чтения (Erase Suspend). Без этого возникали бы длительные простои процессора, т. к. запись занимает достаточно большое время. После прерывания про­цесс записи возобновляется под управлением внутренних средств Флэш-памяти.

2. Внутренняя очередь команд, управляющих работой Флэш-памяти, кото­рая позволяет организовать конвейеризацию выполняемых операций и ускорить процессы чтения и записи.

3. Программирование длины хранимых в ЗУ слов для согласования с раз­личными портами ввода/вывода.

4. Введение режимов пониженной мощности на время, когда к ЗУ нет об­ращений, в том числе режима глубокого покоя, в котором мощность снижается до крайне малых значений (например, ток потребления сни­жается до 2 мкА). Эти особенности очень важны для устройств с авто­номным (батарейным) питанием.

5. Приспособленность к работе при различных питающих напряжениях (5 В; 3,3 В и др.). Сама схема "чувствует" уровень питания и производит необходимые переключения для приспособления к нему.

6. Введение в структуры памяти страничных буферов для быстрого накоп­ления новых данных, подлежащих записи. Два таких буфера могут рабо­тать в режиме, называемом "пинг-понг", когда один из них принимает слова, подлежащие записи, а другой в это время обеспечивает запись своего содержимого в память. Когда первый буфер заполнится, второй уже освободится, и они поменяются местами.

7. Различные меры защиты от случайного или несанкционированного доступа.

Флэш-память с адресным доступом, ориентированная на хранение не слиш­ком часто изменяемой информации, может иметь одновременное стирание всей информации (архитектура Bulk Erase) или блочное стирание (архитектура Boot Block Rash-Memory).

Имея преемственность с ЗУ типов E^ROM и EPROM, разработанными ра­нее, схемы Флэш-памяти предпочтительнее E2ROM по информационной емкости и стоимости в применениях, где не требуется индивидуальное сти­рание слов, а в сравнении с EPROM обладают тем преимуществом, что не требуют специальных условий и аппаратуры для стирания данных, которое к тому же происходит гораздо быстрее.

Память типа Bulk Erase

Память типа Bulk Erase фирмы Intel, наиболее известной среди разработчи­ков Флэш-памяти, имеет время записи байта около 10 мкс, допускает до 105 циклов стирания, напряжение программирования для нее составляет 12 В ± 5%, ток активного режима около 10 мА, в режиме покоя около 50 мкА. Время доступа при чтении равно приблизительно 100 нc, время стирания и время программирования всего кристалла составляет 0,6...4 с для кристаллов емкостью 256 Кбит...2 Мбит.

В отличие от традиционного управления схемами памяти с помощью адрес­ных и управляющих сигналов. Флэш-память имеет дополнительное управление словами-командами, записываемыми процессором в специальный регистр, функционирующий только при высоком уровне напряжения на выводе мик­росхемы, обозначаемом Upp (напряжении программирования). При отсутст­вии такого уровня Upp схема работает только как память для чтения под управлением традиционных сигналов, задающих операции чтения, снижения мощности, управления третьим состоянием и выдачи идентификатора.

На рис. 4.20 показана структура Флэш-памяти типа Bulk Erase (схемы 28F010, 28Р020 фирмы Intel и др.).

Входы А являются адресными, причем в течение цикла записи адреса фикси­руются в регистре-защелке по сигналу строба STB. Ввод/вывод данных (линии DQ) осуществляется через буферы с третьим состоянием. В течение цикла за­писи данные фиксируются в регистре-защелке.

Сигналы L-активны. Сигнал активизирует управляющую ло­гику, буферы ввода/вывода данных, дешифраторы адреса DCy, DCx и усилите­ли чтения. При высоком уровне сигнала (схема не выбрана) буферы вхо­дят в третье состояние, а потребление мощности снижается до уровня покоя (Standby).

Сигнал низким уровнем разрешает вывод данных через буферы в течение циклов чтения (естественно, только при низком уровне сигнала ).

Сигнал разрешает запись в регистр команд и матрицу запоминающих яче­ек и своими фронтами загружает регистры-защелки (отрицательным — ре­гистр-защелку адреса, положительным—данных).

Рис. 4.20. Структура Флэш-памяти со стиранием данных одновременно со всего кристалла (типа Bulk Erase)

Схемы управления и содержимое регистра команд определяют состояние пе­реключателей уровней напряжения Upp, используемых в разных режимах рабо­ты (при стирании, программировании или чтении).

Для получения выходных данных при чтении требуется активное состояние сигналов и . При этом низкий уровень Upp делает возможным чтение только данных памяти, а высокий позволяет считывать также коды идентифи­каторов и информацию для проверки операций стирания/программирования. Операции с идентификатором выводят код фирмы-изготовителя и микросхемы. Эти сведения позволяют согласовать алгоритмы стирания, и программирования схемы и программирующего оборудования, что производится автоматически.

Коды идентификаторов находятся в двух ячейках памяти и могут считываться с помощью определенной комбинации сигналов или регистра команд (чтением после подачи в регистр команды 90Н).

При выполнении операций записи коды адресов и данных фиксируются во внутренних регистрах-защелках. При высоком уровне Upp выполняются те же операции и дополнительно разрешается стирание и программирование памяти. Все действия, связанные с изменением содержимого памяти, производятся с использованием регистра команд. Регистр команд не занимает какой-либо по­зиции в адресном пространстве и загружается обычным циклом записи от про­цессора при низком уровне Upp. Его содержимое играет роль входной инфор­мации для внутреннего автомата управления схемами стирания и. программи­рования памяти. Используются 7 команд, две из которых задают операции чте­ния (данных и кодов идентификатора), две другие относятся к операции стирания (подготовка стирания/стирание и проверка стирания), две команды отно­сятся к операции программирования '(подготовка программирования/програм­мирование и проверка программирования) и одна команда задает операцию сброса микросхемы.

При снижении уровня Upp регистр команд сбрасывается, разрешая микросхеме только операции чтения.

По команде стирания стираются все байты матрицы параллельно, после чего все они должны быть проверены. Для этого байты адресуются и активизируют­ся подачей специального напряжения. Чтение из ячейки кода OFFH показыва­ет, что все биты байта стерты. Если считывается иной код, выполняется по­вторная операция стирания. Затем проверка возобновляется с адреса послед­него проверенного байта. Процесс проверки продолжается до достижения по­следнего адреса.

Программирование памяти ведется байт за байтом (последовательно или при произвольном доступе). Цикл чтения от процессора выводит данные байта, ко­торые сравниваются с заданными. Равенство байтов свидетельствует об ус­пешном программировании. После этого процесс программирования переходит к следующему байту.

Команда сброса является средством надежного устранения действия команд стирания/программирования. После каждой из этих команд в регистр команд можно записать код операции сброса, что устранит возможность каких-либо действий, связанных с указанными командами. Содержимое памяти не сможет изменяться. Для дальнейшего приведения схемы в желаемое состояние в ре­гистр команд нужно записать соответствующую команду.

При переходе сигнала СЕ к высокому уровню вводится режим пониженной мощности. Если это происходит при стирании, программировании или про­верках данных, то активный ток сохраняется до завершения указанных опе­раций.

Флэш-память с несимметричной блочной структурой