Департамент образования города Москвы
Некоммерческая организация «Ассоциация московских вузов»
Государственное образовательное учреждение высшего профессионального образования
Московский государственный институт электронной техники (технический университет)
Полное название вуза
Научно-образовательный материал
Физическая верификация и топологическое моделирование
Москва 2009 г.
21.4.1.1. НОМ 5
Физическая верификация и топологическое моделирование
Цель дисциплины - привить основные навыки работы со средствами физической верификации Diva.
По окончании разработки топологии ее необходимо проверить на соответствие правилам проектирования и произвести экстракцию паразитных параметров с учетом реального размещения элементов и проводников на кристалле. Для решения всего комплекса задач верификации топологии ИС предназначены пакеты Diva, Dracula, Assura. Они содержат средства проверки правил проектирования (DRC), позволяют сравнить разработанную топологию со списком цепей или принципиальной схемой (LVS). С помощью средств верификации из топологии можно экстрагировать паразитные параметры (RCX) и временные задержки, а затем с их учетом промоделировать схему. Проектирование СБИС с использованием современных технологий (0,13 мкм и менее) становится невозможным без детального анализа разработанной топологии, учета влияния на временные характеристики кристалла наводок и помех на проводниках и разброса напряжения питания на ячейках. Diva - набор инструментальных средств проверки, который позволяет находить и исправлять ошибки проекта. Использование обработки слоев для подготовки данных, Diva проверяет физический проект, электрическое функционирование и выполняет сравнение топологии со схемой. Diva помогает найти ошибки в процессе проектирования и позволяет просматривать их в интерактивном режиме, помогая ускорить диагноз ошибок и их исправление. Diva также позволяет выполнять инкрементальные проверки в областях, которые были изменены
В результате изучения дисциплины слушатели должны:
- знать
возможности системы физической верификации DIVA;
основные команды системы физической верификации DIVA;
маршрут физической верификации топологии в системе DIVA.
- уметь
работать в графическом и пакетном режиме в системе физической верификации DIVA;
разрабатывать топологические представления для описания функциональных блоков;
- иметь опыт
выполнения сквозного маршрута проектирования интегральной схемы;
проектирования цифровых и аналоговых ИС;
анализа полученных результатов;
составления отчетов о работоспособности разрабатываемого устройства.
- иметь представление
об особенностях проектирования различных типов схем;
о тенденциях и перспективах развития современных методов проектирования средствами САПР.
Изучение дисциплины базируется на следующих ранее изучаемых дисциплинах: твердотельная электроника, информатика, микросхемотехника, стандартные программы проектирования интегральных схем. Для успешного усвоения дисциплины наиболее важными являются следующие разделы (темы) этих дисциплин: основные электрические свойства полупроводников (твердотельная электроника); работа в операционной системе WINDOS, Unix (информатика), особенности проектирования цифровых и аналоговых интегральных схем (микросхемотехника), схемотехническое проектирование (стандартные программы проектирования интегральных схем).
Навыки и умение, полученные в процессе изучения этой дисциплины, могут быть использованы при выполнении проектирования цифровых и аналоговых ИС
2. ТЕМАТИЧЕСКИЙ План И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
КУРС | СЕМЕСТР | РАЗДЕЛ ДИСЦИПЛИНЫ, СОДЕРЖАНИЕ | ВСЕГО | АУДИТОРНЫЕ | САМОСТ. РАБОТА | ||
ЛЕКЦИИ | АУДИТОРНЫЙ ПРАКТИКУМ (СЕМИНАР) | ЛАБОРАТОРНЫЙ ПРАКТИКУМ | |||||
Тема 1. Введение в Diva Verification Tools. Запуск Diva. Процесс проверки топологических норм. Запуск процесса DRC. Основные установки. Hierarchical and Flat. Требования к технологическому файлу. Ключи. Локализация ошибок. | 2 | 4 | |||||
Тема 2. Процесс экстракции. Запуск процесса экстракции. Режимы экстракции. Представление Extracted | 2 | 4 | |||||
Тема 3. Процесс сравнения схемы и топологии (LVS). Общие сведения о LVS. Запуск LVS. Фиксация компонентов. Виртуальные соединения (Rewiring). Результаты LVS. | 2 | 4 | |||||
Тема 4.. Практические приемы работы со средствами физической верификации. Проверка топологических норм NOR или NAND. Экстракция схемы. Проверка соотвествия между схемой и топологией. Задание внешних воздействий. Редактор иерархии. Представление config. Задание на моделирование. Результаты моделирования. Работа с калькулятором. | 2 | 4 | |||||
ВСЕГО ПО ДИСЦИПЛИНЕ | 24 | 8 | 16 |
3. ЛАБОРАТОРНЫЙ ПРАКТИКУМ.
РАЗДЕЛ ДИСЦИПЛИНЫ | ЛАБОРАТОРНЫЕ РАБОТЫ | |||
№ п/п | СОДЕРЖАНИЕ | ВРЕМЯ (час) | ||
АУДИТОРНОЕ | СР | |||
Тема 1 | Запуск Flat DRC. Работа с ошибками. Запуск Hierarchical DRC | 4 | ||
Тема 2 | Изучение процесса экстракции на примере топологии пикового детектора | 4 | ||
Тема 3 | Запуск процесса LVS и работа с ошибками | 4 | ||
Тема 4 | Топологическое моделирование логических примитивов | 4 | ||
ВСЕГО: | 16 |
4. УЧЕБНО-МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ
ОСНОВНАЯ ЛИТЕРАТУРА
1. Аналоговые интегральные схемы. Пер. С англ.- М.: Мир, 198с.
2. , , Гуров и цифровая электроника. М., Горячая линия – Телеком, 19
3. Гребен аналоговых ИС. М., Энергия, 1976.– 256 с.
4. Analog Integrated Circuit Design. David Johns, Ken Martin.1997
5. CMOS Circuit Design, Layout, and Simulation. R. Jacob Baker, Harry W. Li and David E. Boyce, IEEE PRESS, 1998.
6. . Alan Hastings. The art of analog layout. Prentise Hall.
5. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ
Лабораторные работы проводятся в компьютерном классе. Моделирование выполняется на PC (CPU P-III 700MHz, Memory 128 MHz, HDD 20 Gb) с использованием САПР OrCAD. Результаты компьютерного моделирования распечатываются на принтере HP SL Laserjet.
