Модуль цифровой обработки сигналов XDSP-57

Модуль XDSP-57 предназначен для выполнения двухканального аналого-цифрового преобразования видео - и радиосигналов с частотой дискретизации до 210МГц с их последующей цифровой обработкой на базе ПЛИС Xilinx серии Virtex-4.

Достигаемая производительность обработки составляет 200ГМАС/сек на 18-ти разрядных независимых операндах (XC4VSX55), что позволяет решать большинство объемных задач цифровой обработки сигналов на одном кристалле модуля.

Выполнен в конструктиве Compact PCI 3U 4HP с поддержкой системного интерфейса 33/66МГц 32/64 бита.

Модуль имеет до 4-х банков высокоскоростного статического ОЗУ ZBT SRAM с малым числом тактов конвейеризации и частотой обмена до 200МГц.

Интеграцию модуля с остальными модулями Compact PCI нашего производства облегчает наличие дуплексного канала LVDS c производительностью не менее 800Мбит/сек в каждую сторону.

Характеристики модуля:

    поддержка PCI 2.2 33/66 МГц 32/64 бита, Master/Slave, 3.3В основная ПЛИС типа FPGA Xilinx серии Virtex-4 FF1148 из ряда:
      XC4VLX40, XC4VLX60, XC4VLX80, XC4VLX100, XC4VLX160, XC4VSX55
        свыше 152 тыс. логических ячеек (XC4VLX160) до 512-ти встроенных в ПЛИС Xtreme DSP блоков (XC4VSX55) до 320-ти банков двухпортового синхронного ОЗУ по 18кБит общим объёмом 5760кБит (XC4VSX55) до 12-ти DCM ПЛИС (XC4VLX160)
    интерфейсная ПЛИС типа FPGA Xilinx серии Virtex-4 FF668 из ряда:
      XC4VLX25, XC4VLX40, XC4VLX60, XC4SX35
    четыре банка синхронного статического ОЗУ ZBT SRAM по 72МБита (2МхМГц энергонезависимая FLASH-память хранения файлов конфигурации основной ПЛИС объемом 256Мбит энергонезависимая память PlatformFLASH хранения конфигурации интерфейсной ПЛИС объемом 8МБит два канала аналого-цифрового преобразования:
      разрядность, бит - 14 диапазон частот тактирования, МГц: 100размах сигнала в полной разрядной сетке на 50Ом, В:
        “открытый” вход: (-1...+1)±0.05 либо (0...+2)±0.05 “закрытый” вход: 2±0.05
      возможность программирования коэффициента усиления АЦП от 0 до 6дБ с шагом 1дБ аналоговая полоса тракта до 190МГц по уровню -3дБ последовательный интерфейс SPI программирования АЦП тактирование каналов АЦП:
        от независимых программируемых генераторов синфазное от одного из генераторов внешнее через разъем SMA
    опорные программируемые кварцевые генераторы трактов АЦП:
      базовая частота при включении, МГц - 125 стабильность частоты, ppm, не хуже - 50 диапазон перестройки частоты, МГц: 10...250 с шагом до 0.1Гц
    опорный кварцевый генератор цифровой части 200МГц приемо-передающий порт дифференциальных сигналов:
      сигнальный стандарт: LVDS 2.5В либо LVPECL 2.5В организация: 4 пары данных + пара тактирования согласование - внутреннее в ПЛИС: параллельное 100Ом либо DCI предельная частота передачи данных, МГц, не менее - 200
    три компаратора внешнего стробирования с регулируемым порогом и задержкой распространения не более 10нс цифровой порт ввода-вывода стандарта LVTTL 3.3В/LVCMOS 3.3В с количеством линий 11 мониторинг температуры, питающих напряжений и тока потребления ядер ПЛИС поддержка интерфейса инициализации ПЛИС JTAG IEEE 114В предельная потребляемая мощность до 30Вт диапазон рабочих температур:
      в коммерческом исполнении: (0...+50)оС

o  в индустриальном исполнении: (-40...+85)оС