Электроника

Если Не сможете решить какие-то задачи напишите мне в личные сообщения номера задач

Если что непонятно тоже спрашивайте

Электроника

Варианты контрольной работы

Рис.2.1-2.4 Рис.2.5-2.12 Рис.2.13-2.20 Рис.2.21-2.28 Рис.2.29-2.36 Рис.2.37-2.44 Рис.2.45-2.50 Рис. 2.51 Рис. 2.51 Рис. 2.51 Рис. 2.51 Рис. 2.52 Рис. 2.51 Рис. 2.52 Рис. 2.52 Рис. 2.53 Рис. 2.53 Рис. 2.54

 

Рис. 5.1 Рис. 5.1 Рис. 5.1 Рис. 5.1 Рис. 5.1 Рис. 5.1 Рис. 5.1 Рис. 5.2 Рис. 5.2 Рис. 5.2 Рис. 5.2 Рис. 5.3 Рис. 5.3 Рис. 5.3 Рис. 5.3 Рис. 5.3 Рис. 5.4 Рис. 5.4 Рис. 5.4 Рис. 5.4 Рис. 5.4 Рис. 5.4 Рис. 5.2 Рис. 5.2 Рис. 5.2 Рис. 5.5 Рис. 5.2 Рис. 5.2 Рис. 5.2 Рис. 5.6 Рис. 5.2 Рис. 5.3 Рис. 5.8 Рис. 5.3 Рис. 5.9 Рис. 5.4 Рис. 5.10 Рис. 5.11 Рис. 5.4 Рис. 5.10 Рис. 5.11 Рис. 5.3 Рис. 5.12 Рис. 5.12 Рис. 5.3 Рис. 5.12 Рис. 5.3 Рис. 5.13 Рис. 5.14 Рис. 5.14 Рис. 5.13 Рис. 5.13 Рис. 5.13 Рис. 5.13

Задание 1.

Нарисовать временные диаграммы выходного напряжения диодного ключа по схеме рис. 5.3, а для параметров входных сигналов, заданных в табл. 5.1 и 5.2, формы входных сигналов, приведенных в табл. 5.5 при . Диоды считать идеальными.

Таблица 5.1

Номер варианта	Номер диаграммы	uвх1	uвх2
4	4	u1	u2

Таблица 5.2

Номер варианта	Номер диаграммы	uвх1	uвх2
4	14	u1	u3

Таблица 5.5

Методика выполнения задания

1. Из табл.5.1 или табл. 5.2 выбирают номер варианта.

2. Выбирают из табл. 5.5 временные диаграммы сигналов в соответствии с данными своего варианта. При этом напряжение на временных диаграммах не изображается, так как оно отсутствует в данном варианте задания.

3. На этом же рисунке проводят форму выходного напряжения Форму выходного напряжения наводят жирной линией

Задача 2.

Нарисуйте временные диаграммы выходного напряжения диодного ключа по схеме, изображенной на рис. 5.3, а , но с тремя входными цепями для параметров входных сигналов, приведенных в табл. 5.3 и 5.4, и формы входных сигналов, приведенных в табл. 5.5(см. выше) при . Диоды VD считают идеальными.

Таблица 5.3

Номер варианта	Номер диаграммы	uвх1	uвх2	uвх3
4	14	u1	u2	u3

Таблица 5.4

Номер варианта	Номер диаграммы	uвх1	uвх2	uвх3
4	4	u1	u2	u3

Методика выполнения задания

1. В соответствии со своим шифром из табл. 5.3 или 5.4 выбирают номер временной диаграммы и форму входных напряжений .

2. Из табл. 5.5 выбирают формы входных сигналов и изображают их на одном чертеже.

3. На этом же рисунке изображается форма выходного напряжения диодного ключа и выделяется жирной линией.

Задача 3.

Нарисуйте диаграмму выходного напряжения диодного ключа по схеме рис. 5.3, б для параметров входных сигналов и , напряжения Е и сопротивления резистора R, приведенных в табл. 5.6 и 5.7, и формы входных сигналов из табл. 5.5, при . Диоды VD считать идеальными.

Таблица 5.6

Номер варианта	Номер диаграммы	uвх1	uвх2	E	R
4	17	u1	u2	u3	2RН

Таблица 5.7

Номер варианта	Номер диаграммы	uвх1	uвх2	E	R
4	7	u1	u3	u2	RН

Методика выполнения задания

1. В соответствии со своим шифром из табл.5.6 или 5.7 выбирают номер варианта.

2. Выбирают из табл. 5.5(см выше) временные диаграммы сигналов

3. Преобразуют исходную схему диодного ключа в эквивалентную и временные диаграммы входных сигналов в соответствии с данными своего вариантаЗначения и , рассчитывают по формулам

4. Строят временную диаграмму напряжения на выходе диодного ключа

.

Задача 4.

Построить диаграмму выходного напряжения для схем, заданных в табл. 5.8, при поступлении на вход синусоидального напряжения . Диоды считать идеальными.

Таблица 5.8

Методика выполнения задания

1. В соответствии с заданием преподавателя выбрать номер варианта.

2. Представить выбранную из табл. 5.8 схему ключа двумя схемами замещения для положительной и отрицательной полуволн входного напряжения.

3. Рассчитать амплитуду выходного напряжения для каждой из схем замещения.

4. Построить временную диаграмму выходного напряжения в соответствии с полученным результатом. На этой временной диаграмме отмечают максимальную амплитуду для положительной и отрицательной полуволн выходного напряжения, рассчитанных в пункте 3. Рис. 6.1 Рис. 6.2 Рис. 6.2 Рис. 6.2

7.

Задание 5

Рассчитать балансное сопротивление для схемы параметрического стабилизатора для наибольшего коэффициента стабилизации, см. рис. 6.1 .

Будет ли обеспечена стабилизация во всем диапазоне изменения напряжений?

Исходные данные для расчета приведены в табл. 6.1.

Таблица 6.1

Дано
	4
Uвх мин , В	15
Uвх мин, В	20
Rн мин, КОм	1
Rн макс, КОм	2
Icт мин, мА	2
Icт макс, мА	20
Ucт, В	10

Задание 6.

Рассчитать каскад транзисторного усилителя напряжения с общим эмиттером и определить h - параметры выбранного типа транзистора.

В результате расчета должны быть определены: тип транзистора; режим работы транзистора; сопротивление коллекторной нагрузки ; сопротивление в цепи эмиттера ; сопротивления делителя напряжения и , емкость разделительного конденсатора , емкость блокирующего конденсатора в цепи эмиттера ; коэффициент усиления каскада по напряжению; коэффициент усиления каскада в малосигнальном режиме работы без нагрузки и с нагрузкой.

Рис. 7.1. Усилительный каскад с общим эмиттером (ОЭ)

Рис. 7.1. Усилительный каскад с общим эмиттером (ОЭ)

Таблица 7.1

№ вар.	Данные для расчета
Uвых, В	Rн, Ом	fн, Гц	ЕПИТ, В	Мн
4	8,0	350	150	12	1,30

Таблица 7.2

Предельные значения параметров транзисторов

Тип транзистора	UКЭдоп, В	IКдоп, мА	РКдоп, мВт
МП25 р-n-р, Ge	40	50	200	13-25
МП36А п-р-п, Ge	15	20	150	15-45
МП39 р-n-р, Ge	15	40	150	20-60
МП42А р-n-р, Ge	15	40	200	30-50
МП111 п-р-п, Si	20	20	150	10-25
МП113 п-р-п, Si	20	20	150	15-45

Рис. 7.2. Выходная и входная характеристики транзистора МП25 Рис. 7.2. Выходная и входная характеристики транзистора МП25

Рис. 7.3. Выходная и входная характеристики транзистора МП36А

Рис. 7.4. Выходная и входная характеристики транзистора МП39

Рис. 7.5. Выходная и входная характеристики транзистора МП42А

Рис. 7.6. Выходная и входная характеристики транзистора МП111

Рис. 7.7. Выходная и входная характеристики транзистора МП113

Рис. 7.8. Построение нагрузочной прямой на семействе выходных характеристик

Рис. 7.9. Входная характеристика транзистора

Рис. 7.3. Выходная и входная характеристики транзистора МП36А

Рис. 7.4. Выходная и входная характеристики транзистора МП39

Рис. 7.5. Выходная и входная характеристики транзистора МП42А

Рис. 7.6. Выходная и входная характеристики транзистора МП111

Рис. 7.7. Выходная и входная характеристики транзистора МП113

При анализе транзисторных усилителей широкое распространение получили h-параметры. Электрическое состояние транзистора включенного по схеме с общим эмиттером, характеризуется четырьмя величинами: . Из практических соображений удобно выбирать в качестве независимых значений , тогда

В усилительных схемах входным и выходным сигналами являют приращения входных и выходных напряжений и токов. В пределах линейной части характеристик для приращений справедливы равенства:

где h-параметры - это частные производные, которые легко найти по семейству входных и выходных характеристик транзистора, включенного по схеме с ОЭ. На практике производные заменяются отношением малых приращений соответствующих величин, взятыми в окрестности рабочей точки:

Параметр представляет собой дифференциальное входное сопротивление транзистора малому переменному току. Он определяется по входной характеристике транзистора. Безразмерный параметр является коэффициентом обратной связи по напряжению. Его значение очень мало , поэтому при практических расчетах его можно полагать равным нулю. - безразмерный коэффициент передачи по току, характеризующий усилительные свойства транзистора при постоянном напряжении на коллекторе. Определяется по выходным характеристикам транзистора. характеризует дифференциальную выходную проводимость транзистора при постоянном токе базы, определяется по выходным характеристикам транзистора, h-параметры хорошо описывают работу транзистора в области низких и средних частот в малосигнальном режиме работы, когда амплитуды переменных токов и напряжений много меньше их постоянных значений.

В соответствии с уравнением (7.1) на рис. 7.10 приведена схема замещения транзистора для переменных составляющих токов и напряжений при = 0.

Для расчета усилителя необходимо определить h-параметры вблизи рабочей точки по семействам соответствующих характеристик. При этом коэффициент усиления усилителя по напряжению в режиме холостого хода будет равен

а при нагрузке

Для выбранного при расчете типа транзистора необходимо вычислить по формулам (7.2) h-параметры в рабочей точке и коэффициенты усиления усилителя в малосигнальном режиме по формулам (7.3, 7.4).

Задание 7

Выбрать номер варианта из табл. 9.1 логическую функцию. Упростить логические функции, используя аксиомы и тождества алгебры логики. Полученную логическую функцию представить в виде логического устройства.

Вычислить значение функции F если: a) = 1. б) = 0.

Таблица 9.1

Номер варианта	Функция
4

Методические указания

Логические функции и логические элементы

Логические элементы

Логические элементы вместе с запоминающими элементами составляют основу устройств цифровой (дискретной) обработки информации - вычислительных машин, цифровых измерительных приборов и устройств автоматики. Логические элементы выполняют простейшие логические операции над цифровой информацией, а запоминающие элементы служат для ее хранения.

Логическая операция преобразует по определенным правилам входную информацию в выходную. Логические элементы чаще всего строят на базе электронных устройств, работающих в ключевом режиме. Поэтому цифровую информацию обычно представляют в двоичной форме, в которой сигналы принимают только два значения: «0» (логический нуль) и «1» (логическая единица), соответствующие двум состояниям ключа.

Логические преобразования двоичных сигналов включают три элементарные операции:

1) логическое сложение (дизъюнкцию), или операцию ИЛИ, обозначаемую знаками «+» или :

2) логическое умножение (конъюнкцию), или операцию И, обозначаемую знаками « », или написанием переменных без знаков разделения:

3) логическое отрицание (инверсию), или операцию НЕ, обозначаемую чертой над переменной:

Правила выполнения логических операций над двоичными переменными для случая двух переменных имеют следующий вид:

Операция ИЛИ	Операция И	Операция НЕ
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 1

Самостоятельное значение имеет логическая операция ЗАПРЕТ, которая символически записывается в виде

Логические элементы, реализующие операцию ИЛИ, называют элементами ИЛИ и обозначают на функциональных схемах, как показано на рис. 9.1, а

Рис. 9.2. Диаграммы Венна

Рис. 9.3. Реализация логических операций НЕ, ИЛИ, И на элементах ИЛИ - НЕ

Рис. 9.4. Реализация логических операций НЕ, И, ИЛИ на элементах И - НЕ

Рис. 9.5. Варианты схемы комбинационного устройства

Выходной сигнал F элемента ИЛИ равен единице, если хотя бы на один из n входов подан сигнал «1».

Логические элементы, реализующие операцию И, называют элементами И либо схемами совпадения и обозначают как показано на рис. 9.1, б Выходной сигнал F элемента И равен единице, если одновременно на все n входов подан сигнал «1».

Операция НЕ реализуется логическим элементом НЕ или инвертором, обозначение которого приведено на рис. 9,1, в Логический элемент ЗАПРЕТ имеет в простейшем случае лишь два входа: разрешающий (вход ) и запрещающий (вход ). Выходной сигнал повторяет сигнал на разрешающем входе , если = 0. При = 1 на выходе возникает сигнал «0» независимо от значения . Обозначение приведено на рис. 9.1, г

На практике применяют комбинированные элементы, реализующие две (и более) логические операции, например И - НЕ, ИЛИ - НЕ. Первый из них выполняет операцию , а второй операцию .

Алгебра логики

Алгебра логики является аналогом обычной алгебры. Ее особенность заключается в том, что аргументы и функции принимают только два значения: 0 и 1. Алгебра логики выполняет следующие функции:

• позволяет математически записывать логические сообщения и связи между ними, что необходимо для определения порядка и принципа работы устройства;

• позволяет реализовать логические уравнения в виде логических схем, т. е. переходить от аналитического описания процесса к его схемной реализации в виде логического автомата;

• позволяет проводить реализацию логических автоматов в оптимальном виде (минимальное число элементов, их однородность, надежность функционирования и т. д.).

Логические операции могут быть интерпретированы графически помощью диаграмм Венна (рис. 9.2 ). Все поле диаграммы Венна со ответствует логической единице («всегда»), нулевая площадь - логическому нулю («никогда»). Логические функции изображаются в виде кругов (рис. 9.2, а ).

Диаграммы Венна позволяют наглядно изобразить логические операции. На рис. 9.2, а заштрихована суммарная площадь переменных А, В. Их суммарная площадь соответствует А + В, т. е. является интерпретацией операции ИЛИ. На диаграмме рис. 9.2, б заштрихована площадь А, т. е. графически изображена операция НЕ. Общая площадь фигур А и В заштрихована на рис. 9.2, в и соответствует логическому произведению АВ (операция И).

Порядок действий в алгебре логики следующий: сначала выполняется операция НЕ, затем И и наконец ИЛИ. Как и в обычной алгебре, для изменения порядка действий используются скобки. Не следует забывать, что операций вычитания и деления в алгебре логики нет. Справедливы переместительный и сочетательный законы:

А + В + С = А + С + В = В + А + С

ABC = АСВ = ВАС

А + В + С = А + (В + С) = (А + В) + С

ABC = А(ВС) = (АВ)С.

Для осуществления операций над логическими выражениями пользуются рядом тождеств:

Следующие тождества называются формулами де Моргана:

Все тождества могут быть легко доказаны с помощью диаграмм Венна. Например, на диаграмме рис. 9.2, а заштрихована площадь, соответствующая левой и правой частям тождества (11), на рис. 9.1, г заштрихована площадь, соответствующая левой и правой частям формулы де Моргана (12), а рис. 9.1, д интерпретирует формулу де Моргана (13).

Тождества алгебры логики полезно запомнить. Используя тождества, можно упростить логические уравнения, при этом сводится минимуму число логических элементов, необходимых для реализации логической функции.

При проектировании логических элементов стремятся использовать ограниченную номенклатуру логических элементов. В частноcти, любое устройство может быть реализовано исключительно на элементах И-НЕ, в котором на каждом из входов переменная А.

Тогда Схема представлена на рис. 9.3, а . Операция И выполняется схемой рис. 9.3, б . Действительно, согласно тождеству (9) . Операция ИЛИ выполняется схемой рис. 9.3, в . Воспользуемся тождеством (9) и формулой де Моргана (12):

Любое устройство может быть воплощено и на элементах ИЛИ - НЕ. Операция НЕ выполняется по схеме рис. 9.4, a : . Операция ИЛИ реализуется схемой рис. 9.4, б : . Операция И выполняется схемой рис. 9.4, в .

Комбинационные логические устройства

Логические устройства, выходные функции которых однозначно определяются входными логическими функциями в тот же момент времени, называются комбинационными. Рассмотрим порядок построения комбинационного логического устройства на примере.

Требуется создать логическое устройство для подключения напряжения к полиграфической машине. Машина может быть включена непосредственно (A = 1) или по команде с диспетчерского пункта (B = 1). Машина работает только тогда, когда напряжение питания (логическая функция С=1).

Разобьем решение задачи на несколько этапов.

1 этап - составление таблицы истинности. В соответствии с условиями задачи заполняем таблицу истинности, в которой записываем значение выходной функции F в зависимости от входных функций А, В, С для всех возможных вариантов их сочетаний.

При трех входных функциях число сочетаний . Таблица истинности приведена в табл. № 9.2.

Таблица 9.2.

А	В	С	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
	1	1	1

2 этап - составление логического уравнения. Сведения, представленные в таблице истинности, необходимо записать в виде уравнения. Прежде всего выделим строки таблицы, в которых F = 1. Это строки 4-я, 6-я и 8-я. Функция F истинна, если входные переменные имеют значения, соответствующие любой из этих строк. Сформулируем это словесно: «функция F истинна (равна 1), когда истинны не А и В и С (4-я строка) или А и не В и С (6-я строка) или А и В и С (8-я строка)». А теперь заменим слово не на знак операции НЕ, слово или на знак операции ИЛИ, а слово и на знак операции И. Получим

3 этап - минимизация функции (14). Можно создать логическое устройство, которое непосредственно реализует (14). Тогда для выполнения двух инверсий будет необходимо два элемента НЕ; трижды выполняется операция И, берем три трехвходовых элемента И; затек, выполняем операцию ИЛИ на одном трехвходовом элементе ИЛИ. Всего используем шесть элементов.

Но выражение (14) можно упростить. Для этого воспользуемся тождеством (1) в вынесем за скобки общие члены:

Для выражений в скобках применим тождество (2), получим

4 этап - составление логической схемы. Функция (43) содержит две операции: ИЛИ и И. В соответствии с этим схема логического устройства, приведенная на рис. 9.5, а, выполнена на двух элементах. Мы имели возможность убедиться, какие возможности дает алгебра логики для упрощения схемных решений логических устройств.