ИНТЕРФЕЙСЫ
СРЕДСТВ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ.
Интерфейсы блока питания PC.
Традиционный источник питания IBM вырабатывает основное стабилизированное напряжение 15В при токе 10А; +12В при токе 1.5А; -12В при токе 0.3А; -5В при токе
0.3А.
Кроме питающих напряжений блок вырабатывает сигнал PG. Этот сигнал с уровнем 3-6В вырабатывается через с при нормальных выходных напряжениях блока. При отсутствии этого сигнала на системной плате непрерывно вырабатывается сигнал аппаратного сброса. Появление сигнала «выпускает» систему в нормальную работу. Этот сигнал должен исчезнуть раньше, чем исчезнет напряжение +5В. Отсутствие задержки при включении и опережения при выключении может приводить к потере информации в CMOS. Выходные разъемы блока питания выводятся гибкими шнурами со стандартным набором разъемов. Цвета проводов в жгутах стандартизированы
- GND - земля
- 12V - коричневый + 5V - красный
- 5V - голубой + 12V-желтый PG - белый
Блок питания в стандарте АТХ значительно отличается от традиционных блоков питания, как по габаритным размерам, так и по электрическому интерфейсу. Блок имеет дополнительный источник 3.3V для питания процессора и дополнительный дежурный источник питания +5V. Дежурный источник включается при подаче сетевого напряжения. Он предназначен для питания цепей управления энергопотреблением и устройств активных в спящем режиме. Скоро предполагается увеличить мощность данного источника до 700 мА, что позволит в спящем режиме компьютера нормально работать сетевой карте и просыпаться компьютеру по приему пакета данных. В интерфейсе блока питания введен управляющий сигнал PS-ON, включающий основные источники +5, +3.3, ±12,. -5. Напряжения, вырабатываемые источником, поступают на выход только при удержании сигнала PS-ON в состоянии логического нуля. Во всех иных состояниях сигнала PS-ON силовые выходные напряжения отсутствуют. О нормальном напряжении питания сигнализирует сигнал PW-OK, по назначению аналогичный сигналу P. G. традиционных блоков. Подобный интерфейс управления питанием позволяет выполнять программное управление питанием. К системной плате все питающие и сигнальные провода подключаются основным разъемом с надежным ключом. Расширенная спецификация для блока питания АТХ предусматривает передачу информации от датчиков в вентиляторе на системную плату, что позволяет контролировать скорость вращения и температуру воздуха. Для этих целей предназначен дополнительный (необязательный) разъем.
Сигнал FAN М - представляет собой выход типа «ОК» от тахометрического датчика в вентиляторе, вырабатывающего по два импульса за один оборот ротора. Сигнал FAN С предназначен для управления скоростью вентилятора подачей на него напряжения в диапазоне 0...12В при токе до 20мА. При уровне напряжения большем, нежели 10.5В вентилятор будет работать на максимальной скорости. Уровень меньший +1В означает запрос от системной платы на остановку компьютера. Внутри источника сигнал FAN С подтягивается к +12В, поэтому если дополнительный разъем не использовать, то вентилятор будет всегда работать на максимальной скорости.
На дополнительном разъеме также имеются контакты 1394V (+) и 1394R (-) гальванически развязанного источника 8-48В для питания устройств шины Fire Ware IEEE 1394. Цепь +З. ЗВ ЗепБеслужит для подачи сигнала обратной связи стабилизатору напряжения +З. ЗВ.
1-+3.3V 8-PW-OK 15-GND
2-+3.3V 9-+5VSB 16-GND
3-Gnd 10-+12V 17-GND
4-+5V 11-+3.3V 18--5V
5-Gnd 12--12V 19- + 5V
6-+5V 13-Gnd 20- + 5V
7-Gnd 14-PS ON
Дополнительный разъем.
1 - FAN MR
2-FAN СV
V Sence 6 - Reserved.
Интерфейс Cetronics.
Параллельный интерфейс Cetronics ориентирован на передачу потока байт данных к принтеру и прием сигналов состояния принтера. Этот интерфейс поддерживается всеми LPT портами. Понятие Cetronics относится как к набору сигналов и протоколу взаимодействия, так и к 3 в-ти контактному разъему на принтерах.
Передача данных начинается с проверки линии Busy. Если линия свободна можно выводить данные. В принципе можно формировать данные не обращая внимание на сигнал Busy. Главное, чтобы линия Busy была свободна во время сигнала Strobe по которому данные должны быть зафиксированы приемником. Импульс АСК является запросом на прием следующего байта и его используют для формирования прерывания в источнике. Если прерывания не используются, сигналами Strobe и Busy. Свое состояние приемник может сообщить сигналами Select, Error и Paper End по ним можно определить включен ли принтер, исправен ли он и есть ли в нем бумага. Формированием импульса на линии Init передатчик может проимпуализировать приемник. При этом тот очистит буфер приема.
Стандартными для Cetronics скоростями обмена являются программный обмен У«150Кбайт/с и аппаратный, при этом У«2Мбайт/с. Циклы адресного чтения/записи аналогичны.
Основная отличительная черта ЕРР - выполнение внешней передачи во время одного цикла I/O Это позволяет достигать высоких скоростей обмена. Протокол блокированного квитирования позволяет автоматически настраиваться на скорость, доступную и хосту и принтеру. Принтер может регулировать длительность всех фаз обмена с помощью сигнала Wait.
Скорость обмена достигает 0.5-2Мбайт/с, т. е. устройство, подключаемое к ЕРР может работать со скоростью ISA. ЕРР эффективен при работе с устройствами внешней памяти и адаптерами локальных сетей.
Двунаправленный байтный режим.
( Byte - Mode ).
В этом режиме данные принимаются с использованием двунаправленного порта, у которого выходной буфер может отключаться установкой бита CR. 5 в 1.
I. Strobe Hosfclk О CR.0 14. AutoFeed HostBusy О CR. 1 17. Selectln 1284Active О CR 3 16. Int OCR 2 10. AcK PtrcLk I SR.6 II. Busy PtrBusy I SR. 7 12. PE AckDataRegl SR 5 13. Select XFlag I SR.4 15. Error DataAvial I SR.3 |
Сигналы ИТ порта в байтном режиме I/O.
Импульс низкого уровня подтверждает прием байта в конце каждого цикла. Сигнал квитирования. Низкий уровень означает готовность хоста принять байт. Высокий устанавливается по приему байта. Высокий уровень указывает на обмен в режиме IEEE 1284 (в SPP-низкий) Не используется.
Устанавливается в низкий уровень для индикации действительности данных. D (0В низкий уровень устанавливается в ответ на сигнал Host Bosy. Состояние занятости и прямого канала. Устанавливается ПУ для указания на наличие обратного канала для передачи. Флаг расширяемости.
Устанавливается ПУ для указания на наличие обратного канала для передачи.
Параллельный порт.
Название LPT порт является аббревиатурой ( Line PrinTer ) построчный принтер Традиционный LPT порт ( SPP-порт) ориентирован на вывод данных. С внешней стороны порт имеет 8 битную шину данных, 5 битную шину сигналов состояния, 4 битную шину управляющих сигналов. LPT порт использует логические уровни ТТЛ, что ограничивает допустимую длину кабеля. Гальваническая развязка отсутствует - схемная земля устройства соединяется с землей компьютера. Из-за этого порт является уязвимым местом компьютера, страдающим при нарушении правил подключения и заземления устройств.
С программой стороны LPT порт представляет собой набор регистров, расположенных в пространстве I/O.
Регистры порта адресуются относительно базового адреса порта, стандартными значениями которого являются ЗВсп, 378h, 278h. Порт может использовать линию запроса аппаратного прерывания ( IRQ7 или IRQ5 ). В расширенных режимах может использоваться и прямой доступ к памяти.
Порт имеет поддержку на уровне BIOS - поиск установленных компонентов во время POST и сервисы печати Int 17h обеспечивают вывод символа (не используя аппаратных прерываний), инициализацию интерфейса и принтера, а также опрос состояния принтера.
Стандартный параллельный порт SPP является однонаправленным портом через который программно реализуется интерфейс Cetronics.
Конт. Сигнал
1 Strobe Адаптер SPP порта содержит три 8 битных регистра,
2 Data 0 расположенных рядом, начиная с базового адреса. 3
4 (DR) Дата Register (aapec=BASE)
5 Данные, записанные в это регистр выводятся на линии 6
7 8
9 Data 7 Data 0....... Data 7
10 Ack (SR ) Status Register регистр состояния доступен только
11 Busy для чтения адрес BASE+1. Регистр отображает 5-ти
12 PaperEnd битный порт ввода сигналов состояния принтера
13 Select ( биты SR.7 - SR.4 + флаг прерывания )
14 AutoFeed
15 Error
16 Init
17 Select In 18
19 25
Назначение битов Status Register:
SR.7 - Busy - инверсное отображение состояния линии Busy при низком уровне на линии устанавливается единичное значение - разрешение на вывод очередного байта. SR.6 - Ack - отображение линии Ack
SR.5 - РЕ ( Paper End ) - единичное значение соответствует высокому уровню на линии и сигналу об отсутствии бумаги в принтере.
SR.4 - Select - единичное значение соответствует высокому уровню линии и сигналу о включении принтера.
SR.3 - Error - нулевое значение соответствует низкому уровню линии и сигналу о любой ошибке принтера.
SR.2 - PIRQ - флаг прерывания по сигналу Ack. Бит обнуляется, если сигнал Ack вызвал аппаратное прерывание. Единичное значение устанавливается по сбросу и после чтения регистра состояния. SRI, SR0 - зарезервированы.
Control Register - регистр управления, адрес = BASE+2, допускает запись и чтение. Регистр связан с 4-х битным портом вывода управляющих сигналов, для которых возможно чтение. Как правило выходной буфер имеет тип «открытый коллектор». CR.7, CR.6 - зарезервированы.
CR.5 - Direction бит управления направлением передачи (только для PS/2). 1 переводит порт в режим ввода. При чтении состояние бита не определено.
CR.4 - Acklnter (Ack Interupt Enable) - 1-разрешает прерывание по заднему фронту сигнала Ack - сигналу запроса следующего байта.
CR.3 - Select In - сигналу, разрешающему принтеру работать по интерфейсу Cetronics/ CR.2 - Init - нулевое значение бита соответствует низкому уровню на выходе Init - сигнал аппаратного сброса принтера.
CR. 1 - AutoLF 1 соответствует низкому уровню на выходе AutoLF сигналу на
автоматический перевод строки по приему байта возврата каретки (CR)
CR. O - Strobe 1 соответствует низкому уровню на выходе Strobe сигналу стробирования
данных.
Запрос аппаратного прерывания (IRQ 7 или IRQ5) вырабатывается по отрицательному перепаду сигнала Ack при разрешении прерывания (CR.4 = 1). Сигнал Ack выдает принтер в качестве подтверждения приема последнего байта. Последовательность выполнения команд в Cetronics.
1. Вывод байта в регистр данных (IoWR).
2. Чтение регистра состояния и проверка готовности принтера (сигнал Busy). Этот шаг зацикливается до получения сигнала готовности или срабатывания таймера.
3. По получению готовности в регистре управления устанавливается бит строб данных, а в следующем шаге бит обнуляется.
Как видно, для вывода одного байта требуется 3-5 операций ввода-вывода с регистрами порта, поэтому скорость обмена невысока, и как правило составляет 100-105 Kbyte/sek при полной загрузке процессора, что недостаточно при использовании лазерного принтера. Другой недостаток функциональный - сложность использования в качестве порта ввода.
Стандартный порт ассиметричен: при наличии 12 линий, работающих на вывод, только 5 работают на ввод.
Полубайтнын режим ввода Nibble Mode.
Полубайтный режим предназначен для двунаправленного обмена и может работать на всех стандартных портах. Порты имеют 5 линий ввода, используя которые периферийное устройство может посылать в хост байт тетрадами.
14. AutoFeed CR. 1 Host Busy - сигнал квитирования. Низкий уровень означает
готовность к приему тетрады, а высокий подтверждает прием тетрады.
17. Select In CR.3 Высокий уровень указывает на объем в режиме IEEE1284.
в режиме SPP уровень низкий.
10. Ack SR. 6 PtrCLk Низкий уровень означает готовность тетрады,
высокий - ответ на сигнал HostBusy.
И. Busy SR.7 Прием бита 3 или 7
12. РЕ SR.5 Прием бита 2 или 6
13. Select SR.4
15. Error SR.3 Прием бита 0 или 4.
Прием байта состоит из следующих фаз:
1. Хост сигнализирует о готовности приема данных установкой низкого уровня на линии Host Busy.
2. Периферийное устройство_в_ответ помещает тетраду на выходные линии.
3. Периферийное устройство сигнализирует о готовности тетрады установкой низкого уровня линии PtrClk.
4. Хост устанавливает высокий уровень на линии Host Busy, указывая на занятость приемом и обработкой тетрады.
5. ПУ отвечает установкой высокого уровня на линии PtrClk.
6. Шаги 1-5 повторяются для второй тетрады.
Полубайтный режим нагружает процессор и поднять скорость обмена выше 50Кбайт/сек не удается. Его главное преимущество - универсальность.
Режим ЕРР (Enhanced Parallel Port) - улучшенный параллельный порт. Впервые этот протокол был реализован в компьютерах 386 поколения. Протокол ЕРР обеспечивает 4 типа циклов обмена:
запись данных
чтение данных
запись адреса
чтение адреса.
Назначение сигналов порта ЕРР.
I Strobe Write 0-запись/ 1-чтение
14 AutoLF DataStb строб данных низкий уровень при передаче данных 17 Selectln AddrStb строб адреса низкий уровень устанавливается в
_____ _______ адресных циклах
16 Init Reset сброс ПУ низким уровнем
10 Ack INTR прерывание от ПУ
II Busy Wait сигнал квитирования низкий уровень разрешает начало
цикла (сброс строба) переход в высокий разрешает
завершение цикла (установку строба)
2-9 Data 0.7 ШД
12 Paper End Ack Data Reg (I) используется по усмотрению разработчика
13. Select X Flag (I) используется по усмотрению разработчика
15 Error Data Avial (I) используется по усмотрению разработчика.
ЕРР порт имеет расширенный набор регистров.
SPP/EPP SPP/EPP SPP/EPP EPP |
SPP Data Port О
SPP Status Port 1
SPP Control Port 2
EPP Address Port 3
5.7 |
N/A |
EPP Data Port 4 EPP R/W
Not Defindet
Регистр данных Регистр состояния Регистр управления
Регистр адреса ЕРР чтение или запись в него генерируют цикл чтения или записи адреса ЕРР.
Регистр данных ЕРР чтение (запись) генерирует цикл чтения (записи) данных ЕРР
для 16битных операций I/O.
Цикл записи данных состоит из следующих фаз. 1. Выполняется цикл вывода IoWR в порт 4 (ЕРР Data Port)
2. Устанавливается сигнал WR, и данные помещаются на выходную шину LPT порта.
3. При низком уровне Wait устанавливается строб данных.
4. Порт ждет подтверждения от ПУ (фронта сигнала Wait).
5. Снимается строб данных - внешний ЕРР цикл завершается.
6. Сигнал WR в высоком состоянии.
7. ПУ устанавливает низкий уровень Wait, указывая на возможность начала следующего цикла.
IoW
Фазы приема байта:
1. Хост сигнализирует о готовности приема данных установкой низкого уровня Host Busy.
2. В ответ ПУ помещает байт данных на Date (0:7).
3. ПУ сигнализирует о действительности байта установкой низкого уровня на линии PtrClk.
4. Хост устанавливает высокий уровень на линии Host Busy, указывая на занятость приемом и обработкой байта.
5. ПУ отвечает установкой высокого уровня на линии PtrClk.
6. Хост подтверждает прием байта импульсом HostClk.
Побайтный режим позволяет поднять скорость обратного канала до скорости прямого в режиме SPP. Однако, он способен работать только на звуконаправленных портах.
Режим ЕСР.
Протокол ЕСР был предложен HP и Microsoft для связи с ПУ типа принтеров и сканеров. Протокол ЕСР в обоих направлениях обеспечивает два типа циклов:
циклы записи и чтения данных;
командные циклы записи и чтения. Командные циклы подразделяются на 2 типа: передача канальных адресов и передача счетчика RLC.
Данный режим передачи данных обладает следующими свойствами: компрессия данных хост адаптером по методу RLE, буферизация FIFO для прямого и обратного каналов; применение DMA и программного I/O.
Протокол ЕСР переопределяет сигналы SPP.
HostClk |
0 |
1. Strobe
14. AutoFeed Host Ack
17. Selectln 1284Aktive 0
16. Init Reverse Request 0
10. Ack PeripLClk 1
11. Busy PeriphAck 1
12. PaperEnd AckReverse 1
13. Selekt Xflag 1 15. Error PeripLReverse 1
Строб данных, используется для передачи в прямом направлении (вывод).
Указывает тип цикла (команда / данные) при передаче в прямом направлении. Используется в паре с PeriphClk как сигнал подтверждения для передачи в в обратном направлении.
Высокий уровень указывает на обмен в режиме IEEE 1284
Запрос реверса. Низкий уровень сигнализирует о переключении канала на передачу в обратном направлении.
Строб данных. Используется в паре с HostAck для передачи в обратном направлении. Используется как сигнал подтверждения в паре с HostClk для передачи в прямом направлении. Индицирует тип команда / данные при передаче в обратном направлении.
Подтверждение реверса. Переводится в низкий уровень в ответ на Reverse Request. Флаг расширяемости.
Устанавливается ПУ для указания на наличие обратного канала передачи.
Прямая передача данных на внешнем интерфейсе состоит из следующих шагов:
1. Хост помещает данные на шину и устанавливает признак циклах данных (1) или команды (0) на линии HostAck.
2. Хост устанавливает низкий уровень на линии HostClk указывая на действительность данных.
3. ПУ отвечает установкой высокого уровня на линии PeriphAck.
4. Хост устанавливает высокий уровень линии HostClk и этот перепад может использоваться для фиксации данных в ПУ.
5. ПУ устанавливает низкий на линии PeriphAck для указания на готовность к приему следующего байта.
Данные считаются переданными на шаге 4, когда линия HostClk переходит в высокий уровень.
Обратная передача данных состоит из следующих шагов.
1. 
Хост запрашивает изменение направления канала, устанавливая низкий уровень на линии ReverseRequest.
2. ПУ разрешает смену направления установкой низкого уровня на линии AckReverse.
3. ПУ помещает данные на шину канала и устанавливает цикла данных (1) или (0)на iHMV PeriphAck.
4. ПУ устанавливает низкий уровень на линии PeriphClk, указывая на действительность данных.
5. Хост отвечает установкой высокого уровня на линии HostAck.
6. ПУ устанавливает высокий уровень на линии PeriphClk. Этот перепад может использоваться для фиксации данных хостом.
7. Хост устанавливает низкий уровень на линии HostAck для указания на готовность к приему следующего байта.
 |
Режимы и регистры ЕСР порта.
Порт ЕСР может работать в режимах: | |
код | |
SPP Mode | 000 |
Двунаправл. порт | 001 |
FastCetronics (однонапр. | 010 |
с FIFO и DMA) | |
FCP | 011 |
EPP | 100 |
Заразер. | 101 |
TestMode | 110 |
Configuration Mode | 111 |
Согласование режимов IEEE 1284. Для определения режимов и методов управления стандарт предусматривает последовательность согласования. Последовательность построена на том, что старые устройства на нее не ответят и котроллер останется в стандартном режиме. Во время фазы согласования контроллер выставляет на линии данных байт расширяемости. ПУ использует сигнал Xflag для подтверждения запрошенного режима обратного канала, кроме полубайтного, который поддерживается всеми устройствами. Регистровая модель адаптера ЕСР использует свойства архитектуры стандартной шины ISA, где для дешифрации адресов портов I/O задействованы только 10 младших линий шины адреса. Поэтому, обращения по адресам Port; Port+400h; port+800h будут восприниматься, как обращения к адресу Port, лежащему в диапазоне 0...3FFh. Современные адаптеры декодируют большее количество адресных байт, поэтому обращения по адресам 0378L и 0778L будут адресованы разным регистрам.
Помещение регистров ЕСР «за шину» регистров стандартного порта преследует 2 цели:
1. Эти адреса никогда не использовались традиционными адаптерами и драйверами и их применение в ЕСР не приведет к сужению адресного пространства I/O.
2. Обеспечивается совместимость со старыми адаптерами на уровне режимов 001 и возможность определения факта присутствия ЕСР адаптера, путем обращения к его расширенным регистрам.
ЕСР соответствуют свои функциональные регистры.
режимы | |||
ООО | DR | 000-001 | Data Regist |
ООО | ECPAFiFO | 011 | ECP Address FIFO |
001 | SR | все | Status Regist |
002 | CR | все | Contr. Regist |
400 | SDFiFO | 010 | Parallel Port Data FIFO |
400 | ECPDFiFO | 011 | ECPData FiFO |
400 | TFiFO | 110 | TestFiFO |
400 | ECPCFGA | 111 | |
401 | ECPCFGB | 111 | |
402 | ECR | все | Extended Control Reg |
Регистр ECR - главный регистр ЕСР.
ECR 7-5 - ECP Mode
ECR 4 - ERRINIREN - запрещает прерывания по сигналу ERR
ECR 3 - DMAEN - разрешает обмен по каналу DMA
ECR 2 - CERVICEINTR - запрет прерываний по окончанию цикла DMA
ECR 1 - FIFOFS - буфер FiFO полон
ECR 0 - FiFo ES - буфер FiFO пуст
Последовательность согласования состоит из следующих шагов.
1. Хост выводит байт расширяемости на линии данных.
2. Хост устанавливает высокий уровень сигнала Select In и низкий - AutoFeed, что означает начало последовательности согласования.
3. ПУ отвечает установкой низкого уровня сигнала Ack и высокого сигнала ERR, Paper End и Select. Устройство, не понимающее стандарт 1284 ответа не дает и дальнейшие шаги выполняться не будут.
4. Хост устанавливает низкий уровень сигнала Strobe для записи байта расширяемости в ПУ.
5. Хост устанавливает высокий уровень сигналов Strobe и AutoLF.
6. ПУ отвечает установкой в низкий уровень сигналов РЕ и ERR, если ПУ имеет обратный канал передачи данных. Если запрошенный режим поддерживается устройством, на линии Select устанавливается высокий уровень, если не поддерживается, то низкий.
7. ПУ устанавливает высокий уровень на линии Ack для указания на завершение последовательности согласования, после чего контроллер задает требуемый режим работы.
Спецификации стандартного порта не задавали типов выходных схем, предельных значений величин нагрузочных резисторов и емкости, вносимой цепями и проводниками на относительно невысоких скоростях обмена разброс этих параметров не вызывал проблем совместимости.
Стандарт IEEE 1284 определяет 2 уровня интерфейсной совместимости: Level 1 определяет требования к медленным двунаправленным устройствам; Level 2 определен для устройств, работающих в расширенных режимах, с высокими
скоростями и длинным кабелем.
При этом к передатчикам предъявляются следующие требования: - Уровни сигналов не должны выходить за -0.5 + 5.5В.
Уровни сигналов при 1нагр.= 14мА должны быть не ниже 2.4В для 1 и не выше 0.4В
для 0.
Выходной импеданс, замеренный на разъеме должен составлять 50м ±50м для уровней 0 и 1. Согласование импеданса передатчика и кабеля снижает уровень импеданса помех.
Скорость нарастания импульса должна находиться в пределах 0НС. Рекомендуемая схемотехника оконечных цепей.
Требования к приемникам.
- Допустимые пиковые значения сигналов -2.0 +7В.
- Пороги срабатывания должны быть не выше 2.0В для 1 и не меньше 0.8В для 0.
- Приемник должен иметь гистерезис в пределах В.
- Входной ток 0 и 1 не должен превышать 20 мкА. Входные линии шины соединяются с питанием +5В резистором 1 кг.
- Входная емкость не превышает 50пФ.
Стандарт регламентирует также свойства кабелей
Все сигнальные линии должны быть выполнены в виде витых пар с земляными Каждая пара должна иметь импеданс 62 ± 6 Ом в диапазоне 4-16 МГц. Уровень перекрестных помех не более 10%.
Кабель должен иметь экран, покрывающий не менее 85% внешней поверхности.
Логической единице соответствует напряжение на входе приемника от -12 до - ЗВ. Для линий управляющих сигналов это состояние называется ON, для линий последовательных данных состояние MQRK.
Логическому нулю соответствует диапазон от +3 до +12В. Для линии управляющих сигналов это состояние называется OFF, а для линий последовательных данных - SPACE.
Диапазон от - 3 до +ЗВ - зона нечувствительности, обуславливающая гистерезис приемника.
Уровни сигналов на выходах передатчиков должны быть в диапазоне от -12 до -5В и от +5 до +12В соответственно. Разность между схемными землями не должна превышать
2V.
Разъем СОМ - порта.
СОМ порт DB 25 DB 9
PG 1 5
SG 7 5
TD 2 3
RD 3 2
RTS 4 7
CTS 5 8
DSR 6 6
DTR 20 4
DCD 8 1
RI 22 9.
Назначение сигналов RS 232/
PG - защитная земля, соединяется с кожухом устройства SG - сигнальная земля TD - передаваемые данные RD - принимаемые данные
RTS - выход запроса / передачи данных. Состояние ON уведомляет ПУ о наличии у
терминала данных для передачи. CTS - вход разрешения передавать данные. Состояние OFF запрещает передачу данных DSR - вход сигнала готовности от аппаратуры передачи данных. DTR - выход сигнала готовности к обмену данными. Состояние ON поддерживает
канал в состоянии соединения. DCD - вход сигнала обнаружения несущей удаленного модема. RI - индификатор вызова (звонка). Вход.
PG - Profected Gnd
SG-Signal Gnd
TD - TRONsint Data
RD - Reseive Data
DCD - Data Carrier Defected
RNS - Request to Send CTS - Clear to Send DSR - Data Set Ready DTR - Data Terminal Ready RI - Ring Indicator.
Последовательность управляющих сигналов.
1. Установкой DTR компьютер указывает на желание использовать модем.
2. Установкой DSR модем сигнализирует о своей готовности и установлению соединения.
3. Сигналом RTS компьютер запрашивает разрешение на передачу и говорит, что готов к приему данных.
4. Сигналом CTS модем уведомляет о своей готовности к приему данных от компьютера и передаче их в линию.
5. Снятием CTS модем сигнализирует о невозможности дальнейшего приема и компьютер должен приостановить передачу.
6. Сигналом CTS ПУ разрешает компьютеру продолжить передачу.
7. Снятие RTS может означать, как заполнение буфера компьютера, так и отсутствие данных для передачи в ПУ.
8. ПУ подтверждает снятие RTS сбросом CTS.
9. Компьютер повторно устанавливает RTS для возобновления передачи.
10. ПУ подтверждает готовность к этим действиям.
11. Компьютер указывает на завершение обмена.
12. ПУ отвечает подтверждением.
13. Компьютер снимает DTR (обычно это сигнал к разрыву соединения).
14. ПУ сбросом DSR сигнализирует о разрыве соединения.
Родственные интерфейсы.
Данный порт обеспечивает асинхронный обмен по стандарту RS 232 С. СОМ порты реализуются на ИМС серии 8250, 16450, 16550. Они занимают в пространстве I/O 8 смежных регистров и могут располагаться по стандартным базовым адресам 3F8 (СОМ1); 2F8 (COM2); ЗЕ8 (COM3); 2Т8 (COM4).
Порты могут вызывать аппаратные прерывания IRQ3 (для COM2, COM4) и IRQ4 (СОМ1, COM3). Характеристиками для СОМ портов являются разъемы DB9 и DB25. Сигналы интерфейса двухполярные. Гальваническая развязка отсутствует. Скорость передачи данных ограничена 115200 Кбит/с. Функция Int 14 BIOS обеспечивает инициализацию порта, ввод/вывод символа (не используя прерываний) и опрос состояния через Int 14 скорость передачи программируется в диапазоне Боц. Для повышения производительности приходится записывать информацию непосредственно в регистры порта.
Классический СОМ порт позволял осуществлять обмен данными только программно управляемым способом. Современные порты имеют FIFO буферы данных и позволяют выполнять обмен по каналу DMA.
1. Интерфейс RS 232 С.
Предназначен для подключения аппаратуры, передающей или принимающей данные ( 001 - оконечное оборуд-е данных (DTE - Data Terminal Equipment) к оконечной аппаратуре каналов данных (AKD DCE - Data Communication Equipment).
Конечной целью подключения является соединение двух АПД.
Интерфейс позволяет соединять устройства непосредственно с помощью нуль-модемного кабеля.
Передача каждого байта начинается со старт-бита, за которым следуют 8 бит данных, возможна передача бита паритета. Завершает посылку стоп-бит. Предполагается, что частоты работы приемника и передатчика совпадают.
Формат асинхронной передачи данных позволяет выявить следующие ошибки передачи:
1. Если был принят перепад, сигнализирующий о начале посылки, а по стробу старт-бита зафиксирован уровень логической единицы старт-бит считается ложным и приемник переходит в состояние ожидания.
2. Если во время, отведенное под стоп-бит обнаружен уровень логического нуля фиксируется ошибка стоп-бита.
3. Прием байта с неверно установленным битом паритета
Аппаратный протокол управления потоком RTS / CTS использует сигнал CTS который позволяет остановить передачу данных, если приемник не готов к их приему. Передатчик выпускает очередной байт данных только, если CTS включен. Байт, который уже начал передаваться остановить сигналом CTS невозможно. При непосредственном соединении двух компьютеров протокол требует перекрестного соединения сигналов RTS, CTS.
Программный протокол XON / XOFF работает следующим образом: если устройство, принимающее данные обнаруживает причины по которым оно не может их дальше принимать, оно по обратному каналу высылает символ XOFF (13h). Противоположное устройство приняв это символ приостанавливает передачу. Когда принимающее устройство снова готово принять данные, оно высылает символ XON (1 lh). Преимущество программного способа управления потоком в минимизации числа линий - можно ограничиться тремя.
Микросхемы асинхронных приемо-передагчнков.
Микросхемы 16550А с программной точки зрения представляют собой набор регистров, доступ к которым определяется адресом и значением бита DLAB. В адресном пространстве микросхема занимает 8 смежных адресов.
Смещение
DLAB
Регистр
0 0 THR W
0 0 RBR R
0 1 DLL R/W
1 1 DLM R/W
1 0 IER R/W
2 x IIR R
2 x FCR W
3 x LCR R/W
4 x MCR R/W
5 x LSR R/W
6 x MSR R/W
7 x SCR R/W
THR - промежуточный регистр данных передатчика.
Данные, записанные в регистр будут пересланы в выходной сдвигающий регистр (когда он будет пуст) из которого поступят на выход при наличии разрешающего сигнала CTS.
RBR - буферный регистр принимаемых данных. Данные, принятые сдвигающим
регистром, будут помещены в регистр RBR, откуда могут быть считаны процессором.
При длине посылки менее 8 бит старшие биты в регистре имеют нулевое значение.
DLL - регистр младшего байта делителя частоты.
DLM - регистр старшего байта делителя частоты.
IER - регистр разрешения прерываний. 1 разрешает прерывания.
Биты IER:
Биты 7-4 - не используются.
Бит 3 - МосМЕ - прерывание по изменению состояния модема (любой из линий CTS, DSR, RI. DCD).
Бит 2 - RxLIE - прерывание по ошибке / обрыву линии.
Бит 1 - TxDIE - прерывание по завершению передачи.
Бит 0 - RxDIE - прерывание по приему символа ( в режиме FIFO - по тайм-ауту).
IIR - регистр идентификации прерываний и признака режима FIFO.
Для упрощения программного анализа UART выстраивает внутренние запросы
прерывания по четырехуровневой системе приоритетов.
Порядок приоритетов (по убыванию)
- состояние линии прием символа
- освобождение сдвигающего регистра передатчика состояние модема.
При возникновении прерывания UART указывает на источник с высшим приоритетом до тех пор, пока он не будет сброшен программой обработки. Биты 7-6.
11 - режим FIFO 16550А 10-режим FIFO 16550
00 - обычный
Биты 5-4.
XX - не используются
Бит 3 - прерывания по тайм-ауту приема в режиме FIFO (в буфере есть символы для
чтения).
Биты 2-1.
11 - ошибка / обрыв линии, сброс осуществляется чтением регистра состояния линии.
10 - принят символ, сброс вып-ся чтением данных.
01 - передан символ, сброс вып-ся записью данных.
00 - изменение состояния модема, сброс вып-ся чтением регистра состояния модема.
Бит 0 - признак необслуженного запроса прерываний ( 1 - нет запроса; 0 - есть запрос).
FCR - регистр управления FIFO ( только для записи). 7-6 - уровень заполнения FIFO.
00 - 1 байт
01-4 байта
10-8 байт
11-14 байт 5-4 - зарезервированы.
3 - разрешение операции DMA
2 - RESETTF (Reset TransmitterFiFO) - сброс счетчика
FIFO - передатчика - 1. Сдвигающий регистр при этом не сбрасывается.
1 - RESET RF - то же самое для приемника.
0 - TRFIFOE - разрешение (1) FIFO для передатчика и приемника. LCR - регистр управления линией.
7 - DLAB - управление доступом.
6 - BRCON (Break Control) - формирование обрыва линии (посылка нулей) при
BRCON 1.
5 - STICPAR (Sticky Parity) - принудительное формирование бита паритета.
0 - контрольный бит формируется в соответствии с четностью передаваемых данных
1 - постоянное значение контрольного бита при EVENPAR = 1 - нулевое
при EVENPAR = 0 - единичное
4 - EVENPAR (EVEN Parity Select) - выбор типа контроля
О - нечетность, 1 - четность
3 - PAPER (Parity Enable) - разрешение контрольного бита.
2 - STOPB - (Stop Bits) - количество стоп-бит.
0 - 1 стоп-бит
1 - 2 стоп бит.
1-0 - SerialDB (Serial Data Bits) 00-5 битбит 10- 7битбит
MCR - регистр управления модемом. 7-5 - зарезервированы
4 - LME (Loop Back Mode Enable) - разрешение режима диагностики
0 - нормальный режим
1 - режим диагностики
3 - IE (Interpurt Enable) - разрешение прерываний с помощью внешнего выхода OUT 2.
0 - прерывания запрещены
1 - прерывания разрешены 2 - не используется
1 - RTSC (Request То Send Control) - управление выходом RTS
0 - активен (-V)
1 - пассивен (+V)
0 - DTRC ( Data Terminal Ready Control) - управление выходом DTR
0 - активен
1 - пассивен
LCR - регистр состояния линии.
7 - FIFOE (FIFO Error Status) - ошибка принятых данных в режиме FIFO (буфер содержит хотя бы один символ, принятый с ошибкой формата, паритета или обрывом). В не FIFO режиме - 0.
6 - TEMPT (Transmitter Empty Status) - регистр передатчика пуст.
5 - THRE (Transmitter Holding Regist Empty) - регистр передатчика готов принять байт для передачи.
4 - BD (Break Defected) - индикатор обрыва линии (вход приемника находится в 0 не менее чем время посылки символа)
3 - FE (Framing Error) - ошибка кадра (неверный стоп-бит)
2 - РЕ (Parity Error)
1 - ОЕ (Overrun Error) - переполнение (потеря символа). Если прием очередного символа начинается до того, как предыдущий загружен в буферный регистр, прежний символ в сдвигающем регистре теряется.
0 - DR (Reeciver Data Ready) - принятые данные готовы (в DHR или FIFO буфере) Индикаторы ошибок (биты 4-1) сбрасываются после чтения регистра LSR.
В режиме FIFO признаки ошибок хранятся в FIFO буфере вместе с каждым символом. В регистре LSR они устанавливаются и вызывают прерывания в тот момент, когда символ, принятый с ошибкой, находится на вершине FIFO.
MSR - регистр состояния модема.
7 - DCD (Data Carrier Defect) - состояние линии DCD
0 - активна (-U)
1 - пассивна (+U)
6 - RI (Ring Indicator) - состояние линии R1
0 - активна
1 - пассивна
5 - DSR (Data Set Ready) - состояние линии DSR
0 - активна
1 - пассивна
4 - CTS (Clear То Send) - состояние линии CTS
0 - активна
1 - пассивна
3 - DDCD (Delta Data Carrier Defect) - изменение состояния DCD
2 - TERI (Trailing Edge of Ring Indicat) - спад огибающей RI (окончательного звонка).
1 - DDSR ( Delta Data Set Ready) - изменение состояния DSR 0 - DCTS (Delta Clear To Send) - изменение состояния CTS.
Признаки изменения ((3-0)) сбрасываются по чтении регистра.
SCR - рабочий регистр на работу UART не влияет, предназначен для временного хранения данных.
Синхронный режим работы USART.
Отличается тем, что данные в этом режиме передаются полудуплексом, т. е. передача и прием не происходят одновременно.
Прием ведущего в синхронном режиме осуществляется опросом линии данных Rx по заднему фронту тактового сигнала Тх.
Ведомый синхронный режим приема / передачи отличается тем, что микроконтроллер использует тактовый сигнал, а не формирует его самостоятельно.
В микроконтроллерах PIC формы Microchip модуль USART представляет собой 5 регистров:
1. Регистр TXSTA адрес 98h.
CSRC - бит 7 - выбор источника тактового сигнала Sync Mode 1 - ведущий внутренний тактовый сигнал от BRG О - ведомый внешний тактовый сигнал A Sync Don't Саге ТХ 9: Разрешение/запрещение 9-разрядной передачи Sync: Режим работы USART 1 - синхронный О - асинхронный Бит 3 не используется
BRGH: Выбор высокоскоростного режима работы USART
Sync Mode Don't Саге TRMT: Флаг очистки сдвигового регистра передатчика
1-TSR пуст
0-TSR полон TX9D: 9-ый бит передаваемых данных
2. Регистр RCSTA (18h) - регистр управления и статуса приемника
7 - SPEN - разрешение работы последовательного порта
б - RX9 - разрешение 9-ти разрядного приема 5 - SREN - разрешение одиночного приема
A Sync Mode Don't Care 4 - CREN - разрешение приема
3 - ADDEN - разрешение детектирования адреса. Асинхронный 9-ти разрядный прием RX9 = 1 1 - детектирование адреса разрешено О - запрещено
Во всех остальных режимах Don't Care 2 - FERR - ошибка кадра
1 - OERR - ошибка переполнения внутреннего буфера О - RX9D - 9-й бит принятых данных.
3. Регистр RCREG (адр. 1 Ah) - регистр приемника
4. Регистр TXREG (адр. 19h) - регистр передатчика.
5.
Генератор частоты обмена BRG,
BRG используется для работы USART в синхронном ведущем и асинхронном режиме. BRG представляет собой отдельный 8-ми разрядный генератор скорости обмена в бодах, период которого определяется значением в регистре SPBRG. Скорость обмена данными высчитывается по формулам
Sync | BRGH = 0 | BRGH = 1 |
0 | V = Fosc/64(x+l) | V = Fosc/16(x+l) |
1 | V = Fosc/4(x+l) | V = Fosc/4(x+l) |
Интерфейс SPI.
Трехпроводный синхронный с разделенными линиями входных и выходных данных интерфейс SPI применяется для связи микроконтроллеров с периферийными устройствами. Интерфейс предполагает наличие 3-х сигналов.
SCK - синхросигнал, которым ведущее устройство стробирует каждый бит данных.
SDI - вход данных SDO - выход данных
Кроме того может использоваться сигнал выбора устройства SS - Slave Select.
Данные передаются и принимаются старшим битом вперед.
Шина PC.
Шина Inter 1С BUS введена фирмой Philips и стала фактическим стандартом для устройств различного назначения. ГС является основой Acess. BUS и SMBUS. Шина ориентирована на 8-ми битные передачи. Передача данных может быть как одноадресной, так и широковещательной. Шина предусматривает несколько возможных скоростей работы:
а) Стандартный режим 10-100 КГц
б) Fast Mode 400 Кбит
в) High Speed 3,4 Мбит/с.
Интерфейс использует две сигнальные линии SDA и SCL. В каждом обмене участвуют два устройства Master и Slave и тот и другой могут выступать в роли источника и приемника информации. Протокол допускает наличие на шине нескольких ведущих устройств и имеет механизм разрешения коллизий.
Передача любого бита по шине происходит при условии стробирования данных SDA по шине происходит при условии стробирования данных SDA по шине SCL.
Защелкивание информации на SDA происходит по фронту сигнала SCL.
Смена информации на линии SDA может быть осуществлена только при нулевом
состоянии линии SCL.
В неактивном состоянии на линиях SCL и SDA высокие уровни. Для опознания устройствами начала и окончания передачи предусмотрены 2 специальные комбинации Start и Stop.
Состояния старт и стоп формируются мастером шины. Существует комбинация Repeat Start. Ее назначение узнаем несколько позже. Передача данных по шине осуществляется по 8 битов, после чего принимающее устройство выдает сигнал АСК, по которому передатчик определяет, что его услышат. В принципе ведомое устройство может регулировать скорость потока удерживая линию SCL в состоянии логический 0. Коллизия (конфликт на шине) может возникнуть, когда 2 устройства, убедившись в покое шины одновременно начнут обмен данными. Если устройство, передающее 1 в данном такте на линии SDA видит 0, оно должно освободить шину. При этом, ему позволительно управлять линией SCL до конца передачи текущего байта. Выигравшее арбитраж устройство даже не заметит проигравших конкурентов и сможет продолжить работу. Если ведущее устройство проигравшее в конфликте имеет и функцию ведомого, то оно должно перейти в режим ведомого.
Бит подтверждения АСК, вводящийся в конце каждого байта устройством-приемником выполняет несколько фуекций. Когда передатчиком является ведущее устройство, приемник должен вводить нулевой бит АСК, свидетельствующий о нормальном приеме очередного байта. Единичный АСК (нет подтверждения) свидетельствует об отсутствии Slave абонента. Не получив бита подтверждения, ведущее устройство должно сформировать сигнал Stop для освобождения шины.
Когда Master шины сам является приемником информации он формирует нулевой АСК после каждого принятого байта, кроме последнего.
Единичный бит АСК в этом случае указывает передающему устройству на окончание передачи - теперь оно должно освободить линии SDA, SCL, чтобы ведущее устройство могло сформировать сигналы Р пи Sr.
Итак, каждое ведомое устройство имеет свой уникальный адрес на шине. В начале любой передачи мастер шины посылает сигнал S после чего адрес ведомого устройства или специальный адрес. Ведомое устройство, опознавшее свой адрес после Start становится выбранным. Оно обязано ответить подтверждением на адрес и последующие сигналы со стороны ведущего до получения Р или Sr.
В первоначальном варианте интерфейса разрядность составляла 7 бит, впоследствии был введен режим 10-ти битной адресации. На одной шине могут присутствовать устройства и с 7-ми битной и с 10-ти битной адресацией.
При 7-ми битной адресации в первом байте устройство передает 7 бит адреса + R/W (признак операции). Адреса ведомых
Введение 10 битной адресации позволило расширить адресное пространство устройств на шине. Передача данных ведущим устройством с 10 битной адресацией выглядит следующим образом:
При передаче данных в первом после старта байте S биты 2,1 несут старшие биты адреса, бит N0 - признак RW = 0; второй байт несет младшие 8 бит адреса, а последующие байты - передаваемые данные.
Прием ведущим устройством сложнее. Он начинается, как фиктивная передача. В первом байте посылается признак 10 битной передачи и 2 бита адреса, во втором байте остаток адреса. Далее ведущее устройство выполняет условие Sr и посылает признак 10-ти битного чтения (R/W = 1) с двумя старшими битами того же адреса. Ведомый передатчик, получив те же 2 старших бита адреса, что и до Sr отвечает подтверждением и начинает передавать данные ведущему устройству.
Общий вид сигналов в шине PC.
 |
Некоторые Slave адреса используются не для служебных сообщений:
R/W | Назначение | |
0000 ООО | 0 | Общий вызов |
0 | 1 | Программный Start |
0 | x | Адрес шины CBUS |
0 | x | Резерв для других форматов шины |
0 | x | Резерв на будущее |
0000 1хх | x | Код режима Hs |
1111 Охх | x | 10-ти битная адресация |
Общий вызов.
