Микросхемы динамической памяти

5.2.3. Микросхемы динамической памяти

Современные микросхемы DRAM имеют емкость 1-256 Мбит, время доступа 45-250 нс и обычно организованы по 1, 4, 8, 9, 16, 18, 32 и 36 бит в корпусе с общими управляющими и адресными сигналами. Микросхемы разрядностью 16/18 бит состоят из двух половин по 8/9 бит, эти половины имеют раздельные сигналы САS# или (и) WЕ#, что обеспечивает возможность побайтного обращения. Микросхемы 32/36 бит делятся на четыре части. В зависимости от модификации микросхемы выбор байт для записи может осуществляться либо двумя (четырьмя) раздельными линиями САS# при общей линии WЕ#, либо раздельными линиями WЕ# при общей линии САS#.

Существуют 4-битные микросхемы с раздельными сигналами САS# — QСАS (Quadro CAS), предназначенные для хранения бит паритета сразу четырех байт.

Маркировка микросхем несет информацию об изготовителе, объеме и организации матрицы, типе памяти, быстродействии, напряжении питания, дате изготовления и некоторую другую. Единой строгой системы, применимой ко всем микросхемам, нет. В обозначении можно выделить основную цифровую часть, которая для старых микросхем (емкостью до 1 Мбит) имеет примерно следующий вид:

4NС-Т, где 4 — разрядность ячеек, бит, N=1; С=64, 128, 256, 000... — количество ячеек (64:64К, 000:1М); Т — время доступа в наносекундах или десятках наносекунд. Первая цифра «4» обозначает класс памяти — динамическая, но вместо нее могут встречаться и другие цифры и комбинации (например, 5, 51). Примеры обозначений: 41256 — микросхема 256 Кх1, 44256 — микросхема 256 Кх4.

Для новых микросхем разрядность обычно указывается последними тремя цифрами основной части: 000, бит: 400, 800 и 160-4, 8 и 16 бит соответственно. Ненулевое значение последней цифры может задавать тип памяти (например, ЕDО). Перед разрядностью указывается общий объем памяти в мегабитах. Перед цифровой частью обычно стоит закодированное имя производителя:

После цифровой части через дефис или букву, определяющую тип корпуса, Указывается спецификация быстродействия — время доступа в единицах или десятках наносекунд. Быстродействие может указываться и отдельной надписью, например -6 и -60 означают время доступа 60 нс. Примеры основной части обозначения:

-1000, 1Мх1бит;

-4000, 4Мх1; 4Мх4бит;

-16400, 17400, - 4Мх4; 16Мх1; 16Мх16;

-64Мх4; 64Мх8; 64160 - 4Мх16.

Например, микросхема МСМ417400J70 является 16-мегабитной четырехразрядной микросхемой памяти со временем доступа 70 нс. Буква J после обозначает тип корпуса SOJ (что, впрочем, при взгляде на нее и так очевидно) и является разделителем для поля спецификации быстродействия. Производитель — Motorola.

К сожалению, эта форма обозначения соблюдается далеко не всегда, к примеру, есть 16-мегабитная микросхема с обозначением 2100.

Рис. 5.13. Расположение выводов однобитных микросхем DRAM

(*—А10 у микросхем 1Мх1 не используется)

Микросхемы могут упаковываться в DIР, ZIР, SOJ или ТSОР-корпуса, устанавливаемые в «кроватки» или напаиваемые на плату:

- D1Р — (Dual In-line pin Package) — корпус с двухрядным расположением штырьковых выводов. Применялся для микросхем емкостью до 1 Мбит, устанавливаемых на системных платах ХТ, АТ-286 и ранних АТ-386 и на графических адаптерах VGА, SVGА.

- ZIР (Zigzag In-line Pin Package) — корпус с зигзагообразным расположением штырьковых выводов. Иногда применяется на системных платах для установки видеопамяти.

- SOJ (Small Outline J-Lead) — малогабаритный пластмассовый корпус с выводами, загнутыми в форме буквы J. Предназначен для поверхностного монтажа (используется в большинстве модулей SIMM и DIMM) или установки в специальные «кроватки» (на графических адаптерах).

- ТS0Р (Thin Small Outline Package) — тонкий пластмассовый корпус (примерно в два раза тоньше SOJ) для поверхностного монтажа.

Цоколевка распространенных микросхем, устанавливаемых в «кроватки», приводится на рис 5.13-5.15, назначение сигналов раскрывает табл. 5.2.

Таблица 5.2. Сигналы микросхем динамической памяти

Сигнал	Назначение
RAS#	Row Access Strobe — строб выборки адреса строки. По спаду сигнала начинается любой цикл обращения, низкий уровень сохраняется на все время цикла. Перед началом следующего цикла сигнал должен находиться в неактивном состоянии (высокий уровень) не менее, чем время предзаряда RAS (тRP — RAS ргесharge time)
САS#	Column Access Strobe — строб выборки адреса столбца. По спаду сигнала начинается цикл записи или чтения, минимальная длительность (ТCAS) определяется спецификацией быстродействия памяти. Минимальная длительность неактивного состояния между циклами (высокий уровень) должна быть нс менее, чем время предзаряда САS (ТCP — САS ргесharge time)
МАi	Multiplexed Address — мультиплексированные линии адреса. Во время спада сигнала RАS# на этих линиях присутствует адрес строки, во время спада САS# — адрес столбца. Адрес должен устанавливаться до спада соответствующего строба и удерживаться после него еще некоторое время. Микросхемы с объемом 4 М ячеек могут быть с симметричной организацией — 11 бит адреса строк и 11 бит адреса колонок или асимметричными — 12х10 бит соответственно
WE#	Write Enable - разрешение записи. Данные записываются в выбранную ячейку либо по спаду САS# при низком уровне WЕ# (Еаг1у Write — ранняя запись, обычный вариант), либо по спаду WЕ# при низком уровне САS# (Delayed Write — задержанная запись). Переход WЕ# в низкий уровень и обратно при высоком уровне САS# записи нe вызывает, а только переводит выходной буфер ЕDО DRАМ в высокоимпедансное состояние
ОЕ#	Output Enable — разрешение открытия выходного буфера при операции чтения. Высокий уровень сигнала в любой момент переводит выходной буфер в высокоимпедансное состояние
DB-In	Data Bit Input — входные данные (только для микросхем с однобитной организацией)
DB_Out	Data Bit Output — выходные данные (только для микросхем с однобитной организацией). Выходные буферы стандартных микросхем открыты только при сочетании низкого уровня сигналов RАS#, САS#, ОЕ# и высокого уровня WЕ#; при невыполнении любого из этих условий буферы переходят в высокоимпедансное состояние. У микросхем ЕDО выходные буферы открыты и после подъема САS#. Логика управления предусматривает объединение выходов нескольких микросхем
DQх	Data Bit — объединенные внутри микросхемы входные и выходные сигналы данных (объединение экономит количество выводов для микросхем с многобитной организацией)
N. С.	Nо Соnnесtiоn — свободный вывод

Выбранной микросхемой памяти является та, на которую во время активности (низкого уровня) сигнала RАS# приходит сигнал САS# (тоже низким уровнем). Тип обращения определяется сигналами WЕ# и САSН#. Некоторые новые микросхемы, ориентированные на применение в графических адаптерах, позволяют выполнять запись через битовую маску (цикл WРВМ — Write-Per-Bit-Mask). Значение маски считывается со входов данных по спаду RАS# при низком уровне WЕ#, после чего запись по спаду САS# будет произведена только в те биты, у которых значение маски было единичным.

Микросхемы динамической памяти имеют сложные временные диаграммы для различных режимов работы. Из них выделим несколько важнейших временных параметров, с которыми иногда приходится сталкиваться при настройке параметров циклов в BIOS Setup:

-Время доступа тRAC (RAS Access Time) — задержка появления действительных данных на выходе относительно спада импульса RAS (см. рис 5.3). Этот основной параметр спецификации памяти, измеряемый в единицах или десятках наносекунд, обычно является последним элементом обозначения (ххх-7 и ххх-70 означают время доступа 70 нс). Для современных микросхем характерно время доступа 40-100 нс.

-Время цикла (сус1е time) — минимальный период между началами соседних циклов обращения (ТWC для записи и ТRC для чтения). Для современных микросхем лежит в пределах 75-125 нс.

-Время цикла (период следования импульсов САS#) в страничном режиме Трс (Раgе САS Time - см. рис. 5.7).

-Длительность сигналов RАS# и САS# — TRAS и TCAS — минимальная длительность активной части (низкого уровня) стробирующих сигналов (см. рис. 5.3).

-Время восстановления сигналов RAS и САS тRP и тCP (RAS и САS Ргесharge Time) — минимальное время нахождения соответствующих сигналов в высоком состоянии.

-Время задержки между импульсами RАS# и САS# ТRCD (RАS to САS Delay).

В табл. 5.3 приведены типовые значения временных параметров, отвечающих конкретной спецификации быстродействия. На них можно ориентироваться при задании циклов обращений к памяти в BIOS Setup, но при этом необходимо учитывать, что микросхемы различных производителей могут несколько отличаться друг от друга по отдельным параметрам.

Таблица 5.3. Ключевые параметры временной диаграммы DRAM

Спецификация быстродействия	ТRC, нс	TRAC, нс	Трс, нс	ТCAS, нс	TCP, нс
-4	75	40	15	6	6
-5	100	50	20	8	8
-6	104	60	25	10	10