Опыт разработки встроенных средств и методов измерений характеристик микроэлектронных систем

Опыт разработки встроенных средств и методов измерений характеристик микроэлектронных систем

, ,

Московский инженерно-физический институт (государственный университет),

[e-mail]

Совершенствование микроэлектронных систем (МЭС) предъявляет повышенные требования как к средствам проектирования, так и к средствам измерения характеристик этих систем. В соответствии с общепринятыми рекомендациями разработка методов и средств тестирования должна производиться одновременно или с опережением по отношению к проектированию МЭС, причем часть средств тестирования должна размещаться на кристалле [1-3], в пределе образуя на нем встроенную подсистему самотестирования (BIST). В последние годы в МЭС находят применение подсистемы граничного сканирования JTAG, которые пригодны для широкого класса систем обработки сигналов, но имеют ограничения для систем с высокими техническими характеристиками или систем, требующих прохождения длительных тестов (из-за последовательного способа подачи тестовых воздействий и анализа результатов). В таких случаях используются дополнительно специальные частные методы и средства тестирования, сложность проектирования которых может оказаться соизмеримой со сложностью проектирования самих МЭС. В данной статье приводится общий подход к разработке и примеры реализации встроенных средств и методов измерений характеристик МЭС различного типа и назначения, включая ряд цифровых и смешанных микросхем и сложно-функциональных (СФ) блоков.

Под МЭС в данной работе имеется в виду собственно исследуемое устройство (микросхема или СФ-блок) и, возможно, специализированная печатная плата, которая обеспечивает механический интерфейс устройства с измерительными приборами, реализует его схему включения и предварительную обработку сигналов. Последняя функция необходима в тех случаях, когда использование только встроенных в исследуемое устройство средства обеспечения контролепригодности оказывается недостаточно эффективным. Основная решаемая задача – лабораторное или производственное тестирование с целью отбраковки, а также квалификационные испытания, предусматривающие измерение основных технических характеристик устройств.

Средства и методы измерений МЭС должны, очевидно, разрабатываться с учетом возможностей и ограничений, накладываемых имеющейся измерительной аппаратурой. В распоряжении авторов имеется развитый программно-аппаратный измерительный комплекс (ПАИК), включающий ряд универсальных и специализированных приборов ведущих западных фирм (Agilent Technologies-AT, Stanford Research Systems-SRS и др.), платы ввода-вывода фирмы “Руднев-Шиляев” и ПК. Основные характеристики измерительных приборов перечислены в табл. 1.

Таблица 1

Технические характеристики измерительных приборов из состава ПАИК

№	Тип прибора	Функцио-нальное назначение	Частотный диапазон (анализатор/ генератор)	Ампли-тудный диапазон	Число каналов	Примечания
1	54832B (фирма AT)	осциллограф	0-1 ГГц/	0…250 В	4	вертикальное разрешение 8 бит (≥12 бит с усреднением)
2	1672G (фирма AT)	логический анализатор	0-500 МГц/ 0-200 МГц	ТТЛ/ КМОП	64/32	встроенный генератор сигналов
3	33250A (фирма AT)	генератор-синтезатор сигналов	/1 мГц-80 МГц	10 мВ…10 В	1	уровень гармонических искажений (-37) dBc
4	34401A (фирма AT)	мультиметр	0-300 кГц/	100 мВ-1000 В/ 10 мА-3 А	1	для амплитуды указаны пределы шкалы (DC), точность 6 1/2 разрядов
5	SR785 (фирма SRS)	анализатор сигналов	0…102,4 кГц/191мГц…102,4 кГц	0-50 В / 0-5 В	1	собственный динамический диапазон не менее (-80) dBfs, встроенный генератор

Измерительные приборы могут быть объединены с помощью приборной магистрали GPIB и подключены к локальной сети с помощью шлюза типа E5810A LAN/GPIB Gateway фирмы Agilent Technologies. Таким образом обеспечивается возможность частичной автоматизации измерений путем удаленного управления и считывания результатов измерений с приборов для накопления и последующей обработки этих результатов в ПК. Возможности комплекса расширяет зонд с ручным управлением типа MP 1008 Manual Prober фирмы Wentworth Laboratory. Он содержит 6 манипуляторов с ручным управлением перемещения для зондирования пластин с диаметром 4, 6 и 8 дюймов (точность позиционирования иголок 3 мкм), температурный столик с возможностью подогрева пластин до 300ºC и микроскоп типа SZ3060 Microscope Body фирмы OLYMPUS OPTICAL CO.,LTD (Япония) с суммарным увеличением до 160X.

Практика показала, что при исследовании устройств разного типа и класса часто возникают проблемы технического и методического характера, связанные с существованием противоречия между точностью измерений, глубиной диагноза и временем тестирования. Типовой является ситуация, когда требуется исследовать устройство, собственная точность которого по некоторым параметрам выше точности имеющихся измерительных приборов. К таким устройствам относятся, например, звуковые сигма-дельта ЦАП среднего и высшего класса, имеющие разрядность соответственно 16 и 24 бит. Точность измерений можно повысить путем усреднения результатов тестирования, что приводит к существенному, зачастую недопустимому увеличению времени измерений.

Основные способы преодоления указанных проблем следующие:

Предварительное преобразование измеряемых сигналов с целью снижения методических погрешностей при использовании имеющейся измерительной аппаратуры. Расширенные испытания МЭС для набора статистически значимых результатов. Специальные алгоритмы извлечения существенной информации из данных с результатами измерений МЭС при постобработке этих результатов. Адаптивный отбор тестов, обеспечивающий компромисс между временем тестирования и числом обнаруживаемых неисправностей.

Далее приведены конкретные примеры практической реализации рассматриваемых способов.

Пример 1. Специальная типовая оценочная схема (ТОС), используемая при верификации полученных с помощью типовых процедур экстракции моделей КМОП транзисторов по результатам измерений простейших тестовых структур (ТС) [4, 5].

Существует проблема верификации тех параметров моделей, которые отвечают за точность моделирования схем в линейной (активной) области и не могут быть достоверно проверены при исследовании ТОС типа кольцевого генератора, в которых транзисторы оказываются в активной области только в относительно ограниченные интервалы времени.

При тестировании на кристалле к используемым ТОС предъявляются следующие требования: 1) минимальное число используемых контактных площадок; 2) минимальное число (или отсутствие) внешних компонентов, а также исключение из схемы внешнего генератора тестовых воздействий; 3) проведение измерений на относительно низких частотах (до 10МГц); 4) исследование нескольких идентичных ТОС для набора статистики; 5) возможность анализа результатов тестирования с помощью стандартной установки HP 82000, предназначенной для исследования цифровых устройств. На рис. 1 представлена структурная схема тракта, удовлетворяющего сформулированным выше требованиям и используемого для оценки частоты единичного усиления ОУ. Таким же образом могут исследоваться и другие аналоговые ТОС (в частности, фильтры разных типов). Особенностью используемого генератора является возможность электронной регулировки частоты колебаний, а также включение на его выходе двустороннего диодного ограничителя для снижения амплитуды сигнала, что необходимо для исследования аналоговых узлов в линейном режиме.

Рис. 1. Структурная схема тракта

Данный тракт был промоделирован с помощью программы SpectreS. При однополюсной аппроксимации АЧХ ОУ без обратной связи расчетное (измеренное) значение времени нарастания фронта tн=2,2×t можно использовать для оценки частоты единичного усиления ОУ: f1=fв×Ku=Ku/(2×p×t). Проведенные расчеты показывают, что при Ku=±3 и выше, измеренная таким образом частота единичного усиления не превышает 10 МГц и отличается от значения f1 определенного в частотной области, не хуже 10%. Большие расхождения, полученные при Ku=±1, и Ku=±2, можно объяснить тем, что при fв®f1 предположение об однополюсной аппроксимации становится неверным.

Таким образом, показана возможность оценки частоты единичного усиления ОУ с помощью измерений непосредственно на пластине. В сочетании с результатами исследования ОУ на постоянном токе (Uсм, Iвх, Iпотр и др.), которые выполняются стандартными методами, это позволит осуществить всестороннюю проверку используемых моделей КМОП транзисторов для аналоговых и смешанных применений.

Пример 2. Методика отбраковки микросхем звуковых сигма-дельта ЦАП (СДЦАП), основанная на многократных измерениях и сравнениях между собой значений амплитуды выходного синусоидального сигнала с помощью пикового детектора со сбросом [6].

В данном случае решалась задача снижения времени тестирования, что важно при отбраковке микросхем на пластине. Для исследуемых микросхем на этапе отбраковки контролировалось минимально-достаточное число параметров СДЦАП в следующей последовательности: контроль тока потребления; контроль токов утечки на выводах кристалла; тест цифровой части СДЦАП в специальном тестовом режиме работы микросхемы; контроль амплитуды выходных аналоговых синусоидальных сигналов. В отдельных образцах микросхем, не отбракованных на предыдущих этапах, на последнем этапе выявлены искажения формы сигналов (см. рис. 2). Эти искажения обычно уверенно обнаруживаются при экспертной оценке качества звучания музыкальных записей, однако существует проблема определения объективного количественного показателя, основанного только на результатах измерения амплитуды сигнала.

Рис. 2. Варианты выходных аналоговых сигналов и их амплитудные спектры для СДЦАП, успешно прошедших все стадии тестирования до тестирования аналоговой части

Наиболее простое решение состоит в многократном измерении и сравнении между собой значений амплитуды выходного синусоидального сигнала с помощью пикового детектора со сбросом, что не требует существенных изменений в ранее использованной схеме [7] и позволяет решить поставленную задачу ценой увеличения времени тестирования аналоговой части СДЦАП. На основе теории вероятности можно получить оценку для числа измерений n, которое с вероятностью не меньшей P1 обеспечит диапазон изменения амплитуды случайной гауссовской величины не менее d:

n ³ log(1-ÖP1)/logF(d/2s). Здесь F(z) –интеграл вероятности, s - среднеквадратичное отклонение. Для реальных сигналов, снимаемых с исследуемых звуковых сигма-дельта ЦАП, s ³ 5 мВ и при d = 5 мВ требуется не менее 10 измерений. Для типового тестового синусоидального сигнала с частотой 1 кГц (периодом 1 мс) увеличение общего времени тестирования при этом находится в допустимых пределах.

Пример 3. Расширенный вариант известного метода отбраковки микросхем на основе контроля тока потребления (IDDQ).

Преимуществами метода отбраковки микросхем на основе контроля тока потребления данного подхода являются его доступность и универсальность. Известны различные варианты организации контроля тока потребления (IDDQ, IDDt и их разновидности), отличающиеся по видам тестовых воздействий, условиям (режимам) работы тестируемого устройства, способам съема контролируемых токов и способам обработки результатов измерений:

1)  Контроль тока потребления при различных условиях (режимах) работы тестируемого устройства:

·  В статье [8] предлагается способ увеличения обнаруживаемых ошибок типа обрыва (open) в КМОП ИМС путем измерения тока потребления при воздействии на микросхему внешнего переменного электрического поля. Ошибки типа к. з. достаточно хорошо обнаруживаются с помощью традиционного способа IDDQ;

·  В работе [9] предлагается метод тестирования динамических логических схем на основе IDDQ путем перевода схемы в статический режим на время тестирования;

·  В работе [10] показана возможность увеличения чувствительности метода IDDQ охлаждением до (–75) °С, что приводит к снижению подпорогового тока по-крайней мере на 2 порядка.

2)  Способы съема контролируемых токов:

·  В статье [11] описывается способ реализации встроенных КМОП датчиков тока с использованием эффекта Холла для метода IDDQ. С помощью группы датчиков для макроблоков можно идентифицировать место возникновения неисправностей.

3)  Контроль тока потребления при различных тестовых воздействиях:

·  В статье 12] описывается метод построения теста для обнаружения неисправностей в цифровых схемах с помощью метода IDDQ;

·  В статье [13] приводится описание варианта IDDQ метода, предусматривающего использование стандартного цифрового тестера (ATE) и вектора тестов в диапазоне частот 100 кГц…10 МГц. Метод использовался при отбраковке 8-битных контроллеров;

·  В работе [14] описывается метод увеличения способности случайных тестов обнаруживать неисправности путем частичного дублирования логических схем и контроля с помощью метода IDDQ разницы между исходной и дублированной схемами. Экспериментальные результаты на тестовых схемах показывают, что при этом обеспечивается высокая степень покрытия тестами возможных неисправностей.

4)  Способы обработки результатов измерений:

·  В работе [15] предлагается анализ методом IDDQ с использованием сигнатур (фирма SEMATECH);

·  В работе [16] приводится методика IDDQ тестирования второго порядка, что означает контроль как средних значений, так и отклонений от этих значений тока потребления. Сравнение с обычным IDDQ и Delta-IDDQ методами показало, что данный метод обеспечивает получение более точных результатов отбраковки (фирма SEMATECH);

·  В презентации [17] предлагается вместо тока потребления измерять отношение мощности раcсеивания - Energy Consumption Ratio (ECR) цифровых схем при двух различных динамических тестах. Это повышает процент обнаруживаемых неисправностей и позволяет проще отделить исправные схемы от неисправных (ввести порог при отбраковке), чем при использовании традиционных IDDQ и IDDt тестов;

·  В статье [18] предлагается модификация метода IDDQ, названная методом Delta-IDDQ. Метод позволяет исключить влияние на результаты измерения больших токов утечки, что устраняет влияние технологических разбросов и позволяет обнаруживать слабо проявляющиеся дефекты в присутствии больших токов утечки;

·  В статье [19] описывается тестирование аналоговых схем на основе Wavelet –преобразования и контроле тока потребления в динамике. Исследовались устройства памяти SRAM. Показано, что использование предлагаемого подхода позволяет снизить длину теста и потери при отбраковке.

5)  Комбинированные методы:

·  В работе [20] описывается отбраковка не на пластине с помощью подхода «прошел/не прошел”, а в результате пост обработки собранной с пластины информации после проведения серии тестов (включая IDDQ и запатентованные тесты). Для увеличения числа неисправностей, обнаруживаемы методом IDDQ, предлагается проводить измерения при двух напряжениях источника питания;

·  В презентации [21] рассматривается вариант IDDQ тестирования (графический анализ сигнатур) для цифровых схем на основе сравнения тока потребления для исправного и неисправного кристаллов при подаче разных наборов тестовых сигналов (в том числе – случайных). Использование только этого метода (вместо дополнительного функционального тестирования и измерения напряжений) позволяет обнаружить большое число неисправностей и существенно снизить стоимость тестирования.

Рассмотренные методы контроля тока потребления разнообразны, но, за редким исключением, предназначены для тестирования чисто цифровых схем. Очевидным недостатком такого интегрального параметра, как ток потребления, является возможность маскирования преобладающей “годной” частью кристалла отдельных возможных неисправностей. Поэтому для повышения эффективности следует использовать специальные встроенные датчики тока в отдельных функциональных модулях. В микросхемах и блоках ЦАП и АЦП питание аналоговой и цифровой части обычно осуществляется по отдельным шинам для снижения влияния помех цифровой части на аналоговую, поэтому имеется возможность раздельного контроля тока потребления этих частей.

Под расширенным контролем тока потребления понимается измерение этого тока не в одном каком-нибудь рабочем режиме, а измерение зависимостей тока потребления от напряжения источника питания, от типа входного тестового воздействия, от режима работы микросхемы (включая различные внешние воздействия – например, изменение температуры или напряженности внешнего электрического поля) и т. д. [6]. Далее зависимости, полученные для заведомо исправного и контролируемого устройства, сравниваются между собой и принимается решение о годности или негодности контролируемого устройства. Принцип расширенного контроля тока потребления состоит в том, что неисправности из-за отклонения от нормы технологических процессов и технологические дефектов, которые не проявляются при номинальных условиях работы, могут быть выявлены при изменении этих условий (например, прекращение нормального функционирования тестируемого устройства при понижении напряжения питания может свидетельствовать о дефектах в выходных каскадах, снижающих динамический диапазон). При таком варианте контроля тока потребления также достигается повышение эффективности отбраковки микросхем.

Раздельный контроль тока потребления аналоговой и цифровой части кристалла дает разный эффект с точки зрения результатов отбраковки в зависимости от типа преобразователя. Для сигма-дельта ЦАП преобладающей на кристалле является цифровая часть, а для сигма-дельта АЦП – аналоговая. Так как дефекты в цифровой части меньше сказываются на величине тока потребления в динамическом режиме, то можно ожидать, что расширенный контроль тока потребления в случае сигма-дельта ЦАП будет менее эффективен. Измерения звуковых сигма-дельта ЦАП и АЦП подтверждают это предположение.

Пример 4. Методика адаптивного отбора тестов, основанная на экспериментальном сравнении этих тестов с точки зрения обнаружения негодных микросхем [22].

Процедура тестирования, применяемая при первоначальной отбраковке кристаллов и при квалификационных испытаниях, в общем случае включает анализ результатов прохождения чередующихся тестов четырех типов: структурных (1), функциональных (2), параметрических (3) тестов, а также тестов, нацеленных на выявление возможных дефектов (4). Выбор тестов для проведения квалификационных испытаний обычно основывается на проверке требуемых (справочных) показателей микросхем и блоков и не сводится, как для цифровых схем, к сравнению эталонных и измеренных цифровых последовательностей. В связи с тем, что на этапе отладки велика вероятность технологических дефектов, значительное внимание уделяется построению тестов четвертой группы, в том числе моделированию влияния этих дефектов на характеристики схемы. Это предполагает, однако, наличие достоверной априорной информации о типах дефектов и существенно увеличивает время моделирования. В условиях, когда сроки разработки новых устройств все более ограничиваются и осуществляется переход на новую, не достаточно изученную технологию, такой подход к построению отладочных тестов оказывается неприемлемым.

Предлагаемая процедура построения адаптивной методики отбраковки микросхем и блоков смешанной обработки сигналов, лишенная отмеченных недостатков (см. рис. 3), предполагает

Рис. 3. Процедура построения адаптивной методики отбраковки микросхем и блоков смешанной обработки сигналов

упрощение полученных на первом этапе тестов из-за жесткого ограничения на время отбраковки, и, одновременно, увеличение числа и длины элементарных тестов для сохранения высокой степени обнаружения возможных неисправностей. Рассмотренный выше способ отбраковки микросхем по результатам многократных измерений амплитуды выходного аналогового синусоидального сигнала ЦАП (см. пример 2) является одним из возможных вариантов реализации данного подхода. Далее, полученный начальный набор тестов для отбраковки используется для исследования кристаллов на пластине и по результатам статистической обработки формируется адаптированный набор тестов, который при меньшем объеме должен сохранять, по-возможности, ту же возможность обнаружения неисправностей. Ранжирование тестов по этому критерию позволяет снизить время тестирования одного кристалла при сохранении высокой способности обнаружения кристаллов с неисправностями.

Эти и другие разработанные методы и средства измерения характеристик МЭС демонстрируют эффективность применения предложенных общих способов преодоления проблем при измерениях.

ЛИТЕРАТУРА

1.  Дж. Проектирование тестопригодных логических схем: Пер. с англ. – М.:Радио и связь, 1990. – 176 с.

2.  Dufort B., Roberts G. W. On-Chip Analog Signal Generation for Mixed-Signal Built-In Self-Test // IEEE Journal of Solid-State CircuitsV. 34. - № 1. – Р. 318-330.

3.  , Кондратенко средства тестирования микросхем и блоков смешанной обработки сигналов // Сб. научн. трудов “Электроника, микро - и наноэлектроника”. - М., 2004. - С. 94-97.

4.  Севрюков схема для оценки частоты единичного усиления КМОП ОУ. Электроника, микро - и наноэлектроника. // Сборник научн. Трудов “Электроника, микро - и наноэлектроника”. - М., 2003. - С. 156-158.

5.  Севрюков тестовых структур для КМОП универсального тестового кристалла. Сборник научн. Трудов “Электроника, микро - и наноэлектроника. - М., 2004. - С. 126-128.

6.  , Кондратенко эффективности отбраковки микросхем звуковых сигма-дельта ЦАП // Сб. научн. трудов “Электроника, микро - и наноэлектроника”. - М., 2002. - С. 59-62.

7.  Кондратенко и средства измерения динамических характеристик аудио ЦАП//Сб. научных трудов 3-й научно-технической конференции “Электроника, микро - и наноэлектроника”. - М.:МИФИ. – 2001. – С. 62-65.

8.  Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Takeomi Tamesada. CMOS Open Defect Detection by Supply Current Test. // Интернет-публикация: http://www. /downloads/y14/07C_3.PDF

9.  Tsuyoshi Shinogi, Terumine Hayashi. A Parallel Generation System of Compact IDDQ Test Sets for Large Combinational Circuits. // Интернет-публикация. http://doi. ieeecomputersociety. org/10.1109/ATS.1999.810746.

10.  V. Szekely, M. Rencz, S. Torok, B. Courtois. IDDQ Testing of Submicron CMOS by Cooling.//Интернет-публикация. http://tima. imag. fr/publications/files/rr/its_52.pdf.

11.  Kouichi Nose and Takayasu Sakurai. Integrated Current Sensing Device for Micro IDDQ Test.//Интернет-публикация: lowpower. iis. u-tokyo. ac. jp/SPN/1998/.pdf.

12.  Udo Mahlstedt, Matthias Heinitz, Jürgen Alt. Test Generation for I Testing and Leakage Fault Detection DDQ in CMOS Circuits.//Интернет-публикация. www. tet. uni-hannover. de/papers/1992/92umah_1.pdf.

13.  B. Laquai, H. Richter, H. Werkmann. A Production-Oriented Measurement Method for Fast and Exhaustive Iddq Tests//Интернет-публикация: portal. acm. org/citation. cfm? id=787675&jmp=cit&dl=

GUIDE&dl=ACM&CFID=&CFTOKEN=2.

14.  Интернет-публикация: IDDQ Test Generation. htm.

15.  Sagar S. Sabade, Duncan M. Walker. Wafer Signature Analysis of IDDQ Test Data. // Интернет-публикация: research. cs. tamu. edu/eda/papers/dbt03.pdf.

16.  S. Li, K. Zhang and Jien-Chung Lo, The 2nd Order Analysis of IDDQ Test Data, IEEE Int'l Symposium on Defect and Fault Tolerance in VLSI Systems, October 2000. - Р. 376-384.

17.  Wanli Jiang, Bapi Vinnakota. IC Test Using the nEnergy Consumption Ratio // Интернет-публикация: www. sigda. org/Archives/ProceedingArchives/Dac/Dac9... - dp53_03.ppt.

18.  Интернет-публикация: EE News - Inovys and Q-Star Test Integrate IDDQ Testing Module. htm.

19.  Swarup Bhunia and Kaushik Roy. Dynamic Supply Current Testing for Analog Circuits Using Wavelet Transform. // Интернет-публикация: www. gigascale. org/pubs/226/vts. pdf.

20.  Интернет-публикация: EE Times - Statistical analysis gets a 'go' for ASIC testing. htm.

21.  Lan Rao, Michael L. Bushnell, Vishwani Agrawa. New Graphical IDDQ Signatures
Reduce Defect Level and Yield Loss (U. S. Patent Pending). // Интернет-публикация: www. eng. auburn. edu/~vagrawal/TALKS/vd03_rao. ppt.

22.  , Кондратенко методика тестирования микросхем и блоков смешанной обработки сигналов // Сб. научн. трудов. “Электроника, микро - и наноэлектроника“, -М.:МИФИ, 2004. - С. 98-101.