Московский государственный институт электроники и математики
(Технический университет)
Кафедра электроники и электротехники
Курсовая работа
по дисциплине
«Электроника и электротехника»
Вариант №40
Выполнил студент
группы С-44
Колесов Сергей
Руководитель:
Москва 2011
Задание
Описать принцип работы схемы
Выбрать и описать технологию изготовления схемы
Нарисовать структуру транзистора
Рассчитать параметры элементов схемы
С помощью SPICE рассчитать:
- передаточную характеристику схемы: Uвых(Uвх); по ней — уровни логического нуля (U0) и единицы (U1), запас помехоустойчивости
- потребляемый ток Iпот(Uвх)
- передаточную характеристику схемы: Uвых(t); по ней — времена задержек и фронтов переключения, максимальную рабочую частоту схемы (fmax)
- статическую и динамическую потребляемую мощность
Нарисовать топологию всей схемы (в масштабе)
Сравнить с аналогами, выпускаемыми промышленностью (из справочника)
Схема инвертора на КМОП транзисторах
Минимальный размер 3 мкм, толщина окисла 50 нм.
1. Принцип работы схемы
Пусть 
следовательно n-канальный 
,тогда 
следовательно p-канальный 
открыт и работает в крутой области выходной характеристики, то 
.
Пусть 
растет, когда 
, открывается и в схеме начинает течь ток.
Пусть 
, тогда 
- открыт 
,
- закрыт 
,если 
и
- что тоже самое.
Когда достигает 
транзистор ,запирается и устанавливается 
.
2. Технология изготовления
- Окисление кремниевой пластины n-типа;
- Фотолитография для вскрытия окон под диффузию примеси p-типа и формирования областей размещения n-канальных транзисторов;
- Ионное внедрение бора во вскрытые области, окисление и одновременная разгонка бора;
- Фотолитография для вскрытия окон под области n-канальных транзисторов, диффузионных шин и охранных колец;
- Формирование подзатворного окисла кремния;
- Нанесение пленки поликристаллического кремния и фотолитография по поликристаллическому кремнию для формирования кремневых затворов и шин:
- Фотолитография для вскрытия окон под легирование областей стоков, истоков p-канальных транзисторов, p-шин и p-охранных колец и проведение загонки бора ионным легированием, затем фотолитография для вскрытия окон под легирование областей стоков, истоков n-канальных транзисторов, n-шин и n-охранных колец и проведение загонки фосфора ионным легированием;
- Окисление и одновременная разгонка примесей в ионно-легированных слоях;
- Нанесение фосфоросиликатного стекла (межслойная изоляция);
- Вскрытие окон под контакты методом фотолитографии;
- Напыление алюминия и фотолитография для формирования металлических проводящих дорожек, перемычек на затворы и контактных площадок.
3. Константы:
- диэлектрическая проницаемость вакуума
- диэлектрическая проницаемость кремния
- удельная ёмкость подзатворного диэлектрика
- толщина окисла
- диэлектрическая проницаемость окисла SiO2
- потенциал Ферми для n-канального КМОП-транзистора
- тепловой потенциал
- постоянная Больцмана
- заряд электрона
- собственная концентрация носителей в Si
- концентрация внедренных в канал n-канального КМОП - транзистора ионов
- потенциал Ферми для p-канального КМОП - транзистора
NAn = 2*1016см-3 - концентрация внедренных в n канальный транзистор ионов
NAp = 2*1015см-3 - концентрация внедренных в p канальный транзистор ионов
Lмин = 3 мкм - минимальный размер
U = 10В - рабочее напряжение
µns = 400 см2/В*с - подвижность электронов
µps = 200 см2/В*с - подвижность дырок
LAMBDA = 0,1
GAMMA=
4. Расчеты
4.1 Расчет удельной емкости подзатворного диэлектрика, коэффициентов крутизны и размеров канала.
Определим удельную емкость подзатворного диэлектрика - C0
Определим крутизну n-канального КМОП-транзистора:
, где 
- подвижность электронов вблизи поверхности.
Определим крутизну р-канального КМОП-транзистора:
, где 
- подвижность дырок вблизи поверхности.
Определим размеры канала:
Для оптимальной работы схемы должно выполняться равенство:
, где 
, 
- ширина и длина канала n-канального КМОП-транзистора;
, 
- ширина и длина канала p-канального КМОП-транзистора;
Пусть 
Тогда 
4.2 Расчет порогового напряжение n-канального КМОП-транзистора.
Uпор-n вычисляется по формуле:
- потенциал Ферми для n-канального КМОП-транзистора.
- разность работ выхода электронов из затвора и полупроводника подложки n-канального КМОП-транзистора.
- концентрация внедренных в затвор n-канального КМОП-транзистора ионов
-плотность заряда на границе раздела Si - SiO2 для структуры кремния;
4.3 Расчет порогового напряжения p-канального КМОП-транзистора.
Uпор-p вычисляется по формуле:
- потенциал Ферми для p-канального КМОП-транзистора
- разность работ выхода электронов из затвора и полупроводника подложки p-канального КМОП-транзистора:
4.4 Расчет емкостей.
4.4.1 Емкости р-п переходов.
Емкости p-n-переходов исток-подложка и сток-подложка:
Spn - площадь р-n перехода (т. е. площадь донной части перехода сток-подложка и исток-подложка)
L = 6 мкм,
Wn = 60 мкм,
Wp = 119,58 мкм,
xj = 1 мкм.
где 
;
Емкости p-n-переходов n-канального КМОП-транзистора:
Рассчитаем емкость p-n переходов p-канального КМОП-транзистора:
4.4.2 Емкости перекрытия каналов.
Величины перекрытий затвор-сток и затвор-исток одинаковы и равны dпер = 0,1мкм,
поэтому соответствующие емкости будут одинаковы. Их можно вычислить по формуле:
, где 
удельная емкость подзатворного диэлектрика
Емкость перекрытия каналов n-канального КМОП-транзистора:
Емкость перекрытия каналов p-канального КМОП-транзистора:
4.4.3 Емкости под затворами.
Эти удельные емкости перекрытия между затвором и подложкой на длину перекрытия не оказывают на работу схемы влияния и поэтому мы ими пренебрегаем:
4.4.4 Суммарная емкость.
Суммарная емкость – это алгебраическая сумма всех емкостей схемы (емкости двух n-канальных транзисторов + емкости двух p-канальных транзисторов + нагрузочная емкость).
Снагр – нагрузочная емкость, подключается к выходу схемы (в динамике).
Снагр=50 пФ.
5. Расчеты в SPICE
VE 1 0 10V
Vin 2 0 10V
MTp pch
.model pch pmos (W=120u L=6u Vto=-0.85 kp=14.2u CBD=4.6E-14 CBS=4.6E-14 CGSO=7.08E-11 CGDO=7.08E-11 CGBO=0 Tox=50n LD=0.1um GAMMA=0.01 LAMBDA=0.1)
MTn nch
.model nch nmos (W=60u L=6u Vto=0.93 kp=28.4u CBD=8.027E-14 CBS=8.027E-14 CGSO=7.08E-11 CGDO=7.08E-11 CGBO=0 Tox=50n LD=0.1um GAMMA=0.01 LAMBDA=0.1)
.dc Vin 0
.probe
.end
График см. приложение 1
ширина зоны неопределенности
помехоустойчивость по положительной помехе
помехоустойчивость по отрицательной помехе
Порог переключения.
VE 1 0 10V
Vin 2 0 pulse(0 10 0n 2n 2n 3n 10n)
MTp pch
.model pch pmos (LEVEL=3 W=120u L=6u Vto=-0.85 kp=14.2u CBD=4.6E-14 CBS=4.6E-14 CGSO=7.08E-11 CGDO=7.08E-11 CGBO=0 Tox=50n LD=0.1um GAMMA=0.01 LAMBDA=0.1)
MTn nch
.model nch nmos (LEVEL=3 W=60u L=6u Vto=0.93 kp=28.4u CBD=8.027E-14 CBS=8.027E-14 CGSO=7.08E-11 CGDO=7.08E-11 CGBO=0 Tox=50n LD=0.1um GAMMA=0.01 LAMBDA=0.1)
MTppch
MTnnch
MTppch
MTnnch
.tran 10p 0.012u
.probe
.end
График см. приложение 2
По полученным характеристикам находим временные интервалы:
Статическая и динамическая мощности, потребляемые схемой
Статическая мощность определяется выражением:
, 
- входные токи потребления (при напряжениях на входе 
и 
соответственно).
Входные напряжения подаются на затворы транзисторов. Через затворы токи течь не могут, т. к. между затвором (проводником) и каналом лежит диэлектрик, поэтому 
Тогда статическая мощность будет равна:
Динамическая мощность определяется выражением:
- максимальная частота
ГГц
- суммарная емкость схемы
Тогда динамическая мощность будет равна:
6. Топология
|
|
|
|
|
|
|
|
7. Сравнение с аналогами, выпускаемыми в промышленности.
Для сравнения возьмем интегральную схему К564ЛН1:
Параметр | К564ЛН1 | Данная схема |
Напряжение питания Епит, В | -0,5...+18 | 10 |
| 0 | 0 |
| Епит | 10 |
Статический ток потребления IП , мкА | 0,02 | 0 |
Среднее время задержки tЗД, нc при емкости нагрузки Снагр=50 пФ | 0,765 | |
Максимальная входная частота fП, | 0,1ГГц | |
Уровень помехи | ≈3 | 4 |
Мощность, Вт | 0,2 | 0,5028 |
, В
, ВСписок литературы
Конструирование и технология микросхем. Курсовое проектирование: Учеб. пособие для вузов по спец. «Конструирование и производство радиоаппаратуры» и «Конструирование и производство электронно-вычислительной аппаратуры» /, , и др.; Под редакцией . – М.: Высш. шк., 19с., ил. Андрей Строганов. «Проектирование топологии КМОП заказных БИС». Журнал «Компоненты и технологии» №3 2007 г. Степаненко микроэлектроники: Учеб. пособие для вузов. – 2-е изд., перераб. и доп. – М.: Лаборатория базовых знаний, 2001. – 488с.: ил. Электронный справочник по цифровым логическим микросхемам, изготовленных по КМОП и БИМОП технологиям Методическое пособие к выполнению курсового проекта по дисциплине «Электроника и электротехника». 2009 г.