Министерство образования и науки Российской Федерации
Новосибирский Государственный Технический Университет
Кафедра Вычислительной Техники
Лабораторная работа №1
по дисциплине: «Организации ЭВМ и систем»
ИЗУЧЕНИЕ ЛАБОРАТОРНОГО МАКЕТА
Факультет: АВТ
Группа: АМ-710
Вариант:
Преподаватель:
Студенты:
А.
Новосибирск, 2010
Цель работы
«Изучение компоновки, функционирования узлов макета, получение навыков, необходимых для работы на макете»
Задание
1. разработать схемы устройств сдвига двоичных чисел на заданное количество разрядов (не менее 5 разрядов). Схемы сдвига разрабатываются для регистров обоих типов. Устройства должны обеспечивать автоматический прием двоичного кода, задаваемого с помощью тумблерного регистра, его сдвиг на заданное количество разрядов (не менее 5) и в заданном направлении.
2. разработать схему устройства, выполняющего накопление суммы не менее чем трех двоичных чисел.
Схемы исследуемых устройств
Рис. 1. Регистры 1 типа (слева) и 2 типа (справа)
1. Каскадирование сдвиговых регистров 1-го типа.
Заданием требуется разработать схему соединения 2 четырехразрядных регистра первого типа для получения 8-ми разрядного сдвигающего регистра. Должна быть обеспечена возможность сдвига в двух направлениях на заданное число разрядов и загрузка регистров требуемым значением.
Рис. 2. Схема сдвига 8 разрядного двоичного числа выполненная на регистрах 1 типа
ЗАГРУЗКА – сигнал принятия двоичного кода числа
D – 8 разрядная шина данных. Передается число в двоичном коде
ПУСК – стартовый импульс
CLK – синхросигнал
B – 4 разрядная шина данных. Передается число, определяющее кол-во разрядов для сдвига
НАПРАВЛЕНИЕ – сигнал направления сдвига
2. Построение 8-разрядного сдвигающего регистра на регистрах второго типа.
Регистры второго типа имеют 4 дополнительных входа S4 - S1, таким образом обеспечивая синхронную загрузку данных по входам D4 - D1 и асинхронную по входам S4 - S1. Так же регистры имеют два входа выбора направления сдвига (в отличие от регистров первого типа) - Vл и Vп.
Рис. 3. Схема сдвига 8 разрядного двоичного числа выполненная на регистрах 2 типа
СДВИГ ВЛЕВО – сигнал сдвига влево
СДВИГ ВПРАВО – сигнал сдвига вправо
S – 8 разрядная шина асинхронной загрузки данных. Передается число в обратном коде
ПУСК – стартовый импульс
CLK – синхросигнал
B – 4 разрядная шина данных. Передается число, определяющее кол-во разрядов для сдвига
3. Построение накапливающего сумматора.
Задание предусматривает построение накапливающего сумматора, обеспечивающего сложение нескольких чисел. При проектировании схемы мы ориентировались на 4-х разрядный сумматор, обеспечивающий сложение нескольких трехбитовых чисел (4-й бит - бит переполнения). Задача наращиваемости разрядности не представляется сложной, так как для этого достаточно бит выходного переноса P подать на вход младшего байта регистра расширения. При каскадировании сумматоров выходной перенос младшего сумматора подается на вход переноса старшей секции
Рис. 3. Схема устройства, выполняющего накопление суммы чисел
ПУСК – импульс принятия (сложения) операнда
ДАННЫЕ – 4 разрядная шина данных. Передается операнд слагаемое.
Выводы по работе
В ходе выполнения лабораторной работы ознакомились с функциональным наполнением макета, приобрели навыки компоновки элементов для осуществления выполнения заданной функции схемы. Все элементы лабораторного макета основаны на TTL-схемах, это значит, что при на подключённый вход всегда подаётся High-Level сигнал, т. е. логическая единица.
Выполнили построение 8-разрядного сдвигающего регистра на основе двух 4-разрядных регистров1-го типа и на основе двух 4-разрядных регистров 2-го типа.
Выяснили особенности функционирования счетчика – изменения модуля счета только на следующем цикле. Синтезировали накопляющий сумматор на основе 4-рязрядного сумматора и 4-рязрядного регистра 2-го типа. Генераторы импульсов позволяют получить как синхропоследовательность, так и одиночный импульс. Состояние счетчика не меняется при нажатии клавиши "Общий сброс".
