1.1.1. Структурная схема операционного блока.
В качестве центрального процессорного модуля задан IDT49C402, разрядность которого 16. Чтобы сделать ОБ 32-разрядным, нужно подключить в двух секциях IDT49C402:
шины инструкций параллельно; шины данных – последовательно; выход переноса младшей секции ко входу переноса старшей; флаг нуля по правилам подключения выходов с открытым стоком; на вход MSS старшей секции нужно подать логическую единицу.
Шина Y имеет один источник – это выход Y МПС, поэтому выход Y разрешен всегда. В операционный блок вводится статусный регистр для хранения слова состояния процессора, предусматривается возможность сохранения/восстановления статуса РОН. Это достигается использованием регистра с двумя выходами: выходом, подключенным к секвенсору, и с тристабильным выходом, который подключён ко входной шине D.
Регистр входных данных осуществляет пересылку данных от системной шины DB на локальную шину ввода данных. Так как на ОБ возложена функция адресации основной памяти, то сформированный адрес пересылается на шину адреса AB через регистр адреса, который управляется битами микрокоманды.
ОБ является основной частью микроЭВМ. В ОБ выполняются все основные арифметические и логические операции над данными, формирование адреса основной памяти.
Статусный регистр обеспечивает хранение статуса в течение одного микротакта при разрешенной загрузке. Его внутренняя организация обеспечивает возможность сохранения статуса в памяти и восстановление слова состояния из неё.
Мультиплексор сигнала входного переноса дает на вход c0 АЛУ, в зависимости от битов микрокоманды, - 0, 1, или бит С из статусного регистра. . Заданием предусмотрена схемная поддержка операции умножения которая позволяет производить без знаковое, и умножение в доп. кодах двойной точности. Операционный блок содержит регистры входных и выходных данных, регистр адреса памяти. На адресных входах A, В включены селекторы для выбора источника этих входов из регистра команд или регистра микрокоманд. Структурная схема ОБ изображена на рисунке 2.
Элементная база: Регистры - IDT 74 FCT16374ЕT, Т. к. регистр IDT 74 FCT16374ЕT не имеет входа разрешения записи, прибегаем к условной синхронизации.
Мультиплексоры MUX2 74АС11157, MUX1- 74АС11253
Рис. 4. Схема логики сдвигов.
Команды условного/безусловного перехода и условного / безусловного вызова процедуры.
|
|
31
|
КОП – код операции, Smesch – смещение в памяти,* - не используется.
С приходом положительного фронта синхроимпульса данные с шины данных (DB) фиксируются в регистре входых данных (RGDin). Затем данные поступают на вход D МПС. В зависимости от управляющей инструкции над данными производится какая-либо операция. После её выполнения с шины Y данные поступают одновременно в регистр адреса памяти (RGAddr) и в регистр выходных данных (RGDout).
Адреса РОН A и B могут браться как из регистра команд (Рг. К), так и из регистра микрокоманд (Рг. МК).
Т. к. реализация возможности наращивания разрядности процессорных секций не позволяет интегрировать на их кристалле функционально необходимые элементы, то в структуру операционного блока необходимо добавить:
· Логику сдвигов;
· Блок статусного регистра.
Чтобы исключить конфликты при доступе к системным шинам адреса и данных, необходимы интерфейсные элементы.
Интерфейсным элементом для шины данных (для выходных данных) должен быть регистр с динамическим управлением записью, чтобы данные в течение одного такта были неизменными. Выходная шина этого элемента должна быть тристабильной, для того чтобы дать возможность использовать эту шину другими устройствами. Разрядность этого регистра должна быть 16 бит. Такой регистр, обладающий высоким быстродействием – IDT74FCT16374ET. Он будет использоваться в качестве регистра выходных данных.
Интерфейсным элементом для шины адреса (для выходного адреса) должен быть регистр, обладающий такими же свойствами, как и регистр выходных данных. Но кроме этого, у него должно быть разрешение загрузки. Когда центральный процессорный элемент сформирует адрес памяти, а в следующем такте – данные, то без входа разрешения загрузки, эти данные уничтожали бы хранящиеся в регистре адреса. Таким регистром является IDT74FCT16823ET. Это будет регистр адреса памяти.
Чтобы организовать и микропрограммный, и программный доступ к регистрам общего назначения, нужно поставить мультиплексоры для выбора источника адресации РОН. Т. к. источников адресации два (регистр команд, регистр микрокоманд), и адрес – 4 бита, то на каждый адресный вход нужно поставить четырехразрядный мультиплексор 2в1. Таким мультиплексором является, например, SN74AHCT157. Он обладает также неплохими скоростными свойствами.
В цепи входного переноса должен быть мультиплексор, чтобы была возможность подавать на вход Cin (входной перенос) либо 0, либо 1, либо флаг переноса из статусного регистра. Источников три, поэтому нужен мультиплексор 3в1. Так как стандартных микросхем удовлетворяющих таким требованиям нет, то воспользуемся мультиплексором 4в1. Для этого можно воспользоваться половиной мультиплексора SN74AS153. Он обладает неплохими скоростными свойствами.
Чтобы организовать программный доступ к статусному регистру, нужно поставить мультиплексор, выбирающий, что нужно подавать на входы статусного регистра (либо флаги, формируемые АЛУ, дополненные битами сдвигов из логики сдвигов, либо выход Y центрального процессорного элемента). Таким образом, источниками для этого мультиплексора будут два 8-разрядных слова, т. е. это должен быть 8-разрядный мультиплексор 2в1. Для этих целей вполне подойдут два 4-разрядных мультиплексора 2в1 (SN74AHCT157).
В качестве статусного регистра нужно выбрать 8-разрядный регистр. Но для того, чтобы организовать возможность сохранять статусное состояние, нужно поставить буфер на выходе статусного регистра, который дает возможность выводить статус в локальную шину. Но для этих целей я решил воспользоваться необычной архитектурой регистра IDT74FCT16374ET. Он 16-разрядный, но состоит из двух половин. Одна его половина всегда прозрачна и подает состояние на секвенсер. Другой выход тристабильный для вывода в локальную шину.
Я решил использовать локальную шину, чтобы не ставить громоздких конструкций с мультиплексорами на входе данных ЦПЭ. Вместо этого нужно поставить регистр входных данных, который имеет тристабильный выход, и подает на локальную шину сигнал с шины данных. Такой 16-разрядный регистр с динамическим управлением и разрешением выхода – IDT74FCT16374ET.
При оценке длительности цикла отыскивается критический путь распространения сигналов, который вносит максимальную задержку.
Критические пути распространения сигналов:
· Задержка распространения регистра микрокоманд (вход тактирования – выход данных) ® задержка распространения мультиплексора выбора адреса A ® задержка МПС от адресных входов A[0..5] до выходов сдвигов (+схема ускоренного переноса) ® задержка распространения логики сдвигов ® задержка распространения селектора входа статусного регистра ® время предустановки SRG.
Tз. РгМк(CLK®Din) | Тз. расп. SelA | TAB®PR0,15 | Тз. расп. ЛС | Тз. расп. SelStat | Tsu SRG | Итого: |
3.7 | 8.6 | 57+11.4 | 7.5 | 7.5 | 1.5 | 98.1 |
Н Е В Е Р Н О | И | Там | Тоже | Неверно | ! | . |
· Задержка распространения регистра микрокоманд (вход тактирования – выход данных) ® задержка распространения мультиплексора выбора адреса A ® задержка МПС от адресных входов A[0..5] до выходов сдвигов (+схема ускоренного переноса) ® задержка распространения логики сдвигов ® время предустановки регистров RAM[0,15] и Q[0,15].
Tз. РгМк(CLK®Din) | Тз. расп. SelA | TAB®PR0,15 | Тз. расп. ЛС | Tsu RAM&Q | Итого: |
3.7 | 8.6 | 57+11.4 | 7.5 | 12.6 | 101.7 |
Таким образом, минимальная длительность цикла ОБ – 101,7 нс.
