Партнерка на США и Канаду по недвижимости, выплаты в крипто
- 30% recurring commission
- Выплаты в USDT
- Вывод каждую неделю
- Комиссия до 5 лет за каждого referral
Теоретические основы построения ВС.
Лекция 1.
Системы обработки данных
Под системой обработки данных понимают совокупность технических средств и программного обеспечения, предназначенного для обслуживания пользователей и технических объектов. В состав технических средств входит оборудование для ввода и вывода, хранения данных. Дополнительно к техническим средствам относят разнообразные средства сопряжения и аппаратуру передачи данных по существующим каналам связи. Функцией систем обработки данных состоят в выполнение требуемых операций. Исторически первые системы обработки данных были предназначены для решения научных задач (разработка вооружения и разработка ядерной техники).
В настоящее время системы обработки данных используются почти во всех областях: начиная от обработки данных и кончая контроллерами, которые устанавливаются в системы автомобилей. Исторически первыми и до сих пор наиболее распространёнными являются одномашинные системы обработки данных, построенные на базе одной единственной ЭВМ с традиционной однопроцессорной структурой.
В настоящее время накоплен огромный опыт по проектированию именно таких систем обработки и программных средств для управления реальными технологическими и техническими процессами. Однако одномашинные системы обработки при любом уровне технологий не могут обеспечить абсолютную надёжность и могут использоваться только там, где возможный выход из строя аппаратуры и соответственно системы не ведёт к фатальным последствиям.
Учитывая, что все направления исследования были так или иначе связаны с областью, где должна быть обеспечена 100% надёжность, то уже начиная с 60-х годов ЭВМ начали связывать между собой для повышения надёжности и эти несколько ЭВМ образовывали конгламерат, который называли вычислительным комплексом. В ранних вычислительных комплексах связь между ЭВМ осуществлялась через внешний почтовый ящик т. е. внешнюю ПЗУ.
|
|
 |
Такая связь называется косвенной и оказывается эффективной только в случае редкого взаимодействия каждой ЭВМ с общим накопителем. Если происходит одновременное обращение к общему ЗУ с обеих из них, то это снижает скорость взаимодействия на всех них потому, что приходится ждать очередь на монопольное владение ЗУ.
Лекция 2.
Узлы и блоки.
Микропроцессорная система имеет в своем составе: шину адреса, с помощью которой можно адресовать любое устройство в шине или ячейку памяти, шину данных, с помощью которой можно передавать и получать данные в обе стороны и ещё несколько сигналов, которые называют шинами управления.
Микропроцессорные системы представляют из себя набор. К памяти относятся различные виды накопителей.
 |
 |
Требования к RAM памяти:
- Требуемая разрядность. Чаще всего разрядность шины данных совпадает с разрядностью процессора. Требуемая ёмкость. Память должна содержать в себе необходимое количество адресов. Наращиваемость.
 |
По шине адреса сигналы идут только от МП. Источником сигнала на шине адреса является микропроцессор за исключением очень редким случаев. А по шине данных сигналы идут в обе стороны. Любое устройство может выставить сигналы на шину данных. Остальные устройства не должны мешать осуществлять другим устройствам выдачу информации. Выходом из этой ситуации является перевод неактивных микросхем в Z-состояние. И наличие этого перехода является жизненно необходимым.
Восьмиразрядная микросхема памяти:
|
 | ||
|  | |
 | ||
| ||
 | ||
 | ||
 | ||
Если мы хотим увеличить ёмкость, то необходимо увеличить количество ячеек. Битовая память объединяется в байты. Потом объединяются дальше:
|
|
|
|
|
A0’
 |  | ||
|
| ||
| |||
|
CS’
WR’
|
A1’
 | |
 |  |
 | |
 | |
|
|
|
A2’
 | |
| |
Требования к сигналам управления.
CS – Chip Selector – служит для выбора микросхемы памяти в целом. WR – Write – запись информации. RD – Read – чтение информации.
 |
 |
 |
На вход C суммируются CS, WR и A. А – дешифратор.
На D идёт Ruff.
На D:
 |
Регистр. Это устройство отличается тем, что у него выход находится в Z-состоянии.
Временная диаграмма:
|
|
|
|
|
Лекция 3.
Самая популярная память на материнских платах – динамическая.
Основой динамической памяти является конденсатор. В реальности математической абстракции просто конденсатора не существует. Имеется паразитный ток разряда, который даже при отсутствии обращения обязательно разрядит ёмкость. В зависимости от качества конденсатора это паразитное сопротивление может быть больше или меньше и время разряда ~ 100мс и это значит, что не реже, чем этот промежуток времени необходимо обратиться к этой ячейке и восполнить эти заряды на конденсаторе. Не просто так как необходимо прочитать значение в ячейке и дополнить ток. Многоступенчатая процедура. Сначала разряжают и смотрят как быстро ток выходит из него. Если долго – 1. Если быстро – 0. С помощью источника тока подаётся необходимая порция электричества, необходимая для установления значения. Схема подзаряда столбцов.
|
Элементарная ячейка:
 |
 |
Такая ячейка может хранить 1 вид информации. 
Для увеличения объёма хранимой информации эти ячейки
объединяют в матриц
у. Эту матрицу было принято сделать
двумерной. Разделяют на строки и столбцы.
 |
Столбцы
Абсолютно аналогично элементарные конденсаторы располагаются в узлах этой двумерной матрицы. Затвором обращены к строкам (Row), а выходом обращены к столбцам (Column). Принята двухступенчатая обращения: сначала выбирается адрес строки, а потом адрес столбца к которому будет происходить обращение и таким образом у нас может быть адресована каждая ячейка.
Магистраль Адреса (Маi). И на этой магистрали поочерёдно должны появляться сигналы, соответствующие адресу выбранной строки и адресу выбранного столбца. Это мультиплицированная магистраль адреса. Сигнал о том, что в данный момент времени на магистрали адреса находится сигнал адреса строк – RAS (Row Access Strobe).
Адрес выбранной строки защёлкивается в микросхеме по задней линии фронта по линии RAS. Сигнал выбора столбца CAS (Column Access Strobe).
По заднему фронту этого сигнала происходит фиксация адреса столбца. Сигнал более опасный.
|
|
|
|
|
|
RAS – CAS – WE – OE – DQ (data query) ( DI (data input) – DO (data output))
Задержка появления информации на линии данных называется временем доступа и составляет 140 – 150 нс.
Цикл записи отличается от цикла чтения только полярностью сигналов WE.
Время цикла – время через которое можно начинать новый цикл после начала предыдущего (75 – 125 нс.).
В случае записи возможно 2 варианта:
Ранняя запись. Сигнал K упадает при нулевом значении линии WE.
Поздняя запись.
Данные выставляются заранее на шину данных.
После чтения идёт цикл регенерации (скрытый цикл регенерации).
Лекция 4
Регенерация выполняется сразу у всех ячеек строки матрицы. При регенерации осуществляется обновление всех ячеек одной строки происходит одновременно и необходимость в адресации строки отпадает. Современные технологии позволяют иметь максимальный период регенерации от 8 до 64 миллисекунд. Как правило, в банке памяти расположены число ячеек кратное восьми и типичными считаются размеры 512 и т. д. Различают распределённую регенерацию. Это случай, когда некое управляющее устройство (контроллер памяти) запускает циклы одиночной регенерации с определенным одиночным периодом. По каждому из этих сигналов обновляется содержимое одной строки памяти. Исторически в качестве промежутка времени был выбран период 15.6 микросекунд (Refrеsh Rate). Полный период регенерации составляет n * trf. Второй вариант регенерации – это регенерация пакета, когда работа происходит в обычном режиме, в течении которого быстро-быстро происходит обновление всех строк памяти сразу. Каждому методу присущи свои недостатки: шина занята, простаивает. T = n*trf < 8-64 мС.
Рассмотрим самые простые механизмы:
Механизм регенерации:
RIR
RAS only refresh (Cигнал при регенерации является таймаут при сигнале CAS)
CBR
CAS before refresh
Данный способ имеет одну хорошую сторону – применяется в видео ОЗУ. К видео ОЗУ обращение происходит всегда и постоянно.
Лекция 5
Память
Производительность памяти и производительность процесса являются определяющими производительных систем.
Под производительностью памяти будем понимать скорость записи и чтения памяти в 1 секунду.
Длительность пакетных циклов чтения (Memory Burst Read Cycle) является основной сравнительной характеристикой при сравнении различных типов систем. Она показывает, сколько тактов сигнала синхронизации приходит на первое чтение, на второе и так далее. Сначала было побайтное чтение. А так же она показывает насколько последующие циклы быстрее первого.
Memory – burst – read – cycle.
5-2-2-2, где 5 показывает сколько тактов синхронизации нужно для первого чтения,
2 показывает сколько тактов синхронизации нужно для второго чтения,
2 показывает сколько тактов синхронизации нужно для третьего чтения,
2 показывает сколько тактов синхронизации нужно для четвертого чтения.
Банк памяти
Банком памяти называют совокупность элементарных модулей, обеспечивающих разрядность, требуемой системой.
Набирают с помощью банков и смежные блоки памяти располагать в разных физических банках памяти, то при последовательном обращении банки смогут работать поочередно, что позволит активную фазу в одном банке совмещать с фазой регенерации в другом банке.
|
|
|
Рассмотрим схему для 5 – 5 – 5 – 5.
Метод обращения к памяти по способу FPM (дополнительный режим работы памяти). Повысить производительность можно, указав какую строку мы не меняем и не станем тратить время на цикл.
WE (Write Enable) – показывает то, что мы будем писать.
EDO(Extended Data Output)
Лекция 6
Установив на выходах данных регистры защёлки, которые сохраняют информацию долго и до запрещающего сигнала, и подобный способ получил название организации памяти с EDO (Extended Data Out).
CAS – регенерация. За счёт неё сокращаем длину нулевого сигнала.
5:2:2:2
Организация памяти BEDO (Burst EDO).
Позволяет достичь 5:1:1:1.
Вводится автоинкрементация MA по CAS.
Разбить большую работу на как можно большее число элементарных операций.
КОП — ОП1 — ОП2 — ОП — РЕЗ
КОП — ОП1 — ОП2 — ОП — РЕЗ
КОП — ОП1 — ОП2 — ОП — РЕЗ
Данный способ называется асинхронным доступом. Так же существует с синхронным доступом – SDRAM.
Данная память использует ряд дополнительных сигналов:
CLK – сигнал синхронизации и каждое из действий памяти прострабировано сигналом clock (CLK).
CS – специальный сигнал, разрешающий декодирование команд (Chip Selector).
Старший разряд в циклах чтения-записи означает включение регенерации. Современная память наряду с конвеером содержит в себе достаточно сложное регистроуправление и поэтому воспринимает несколько команд, которые можно на неё подавать.
RAS = 0
CAS = 1 => Активация банка (выбор строки)
WE = 1
Командой активации банка мы выбираем не только строку, но и микросхему.
RAS = 1
CAS = 0 => Запись
WE = 0
RAS = 1
CAS = 0 => Чтение
WE = 1
RAS = 0
CAS = 1 => Регенерация
WE = 0
Тогда цикл обращения памяти выглядит следующим образом:
RAS = 0
CAS = 0
WE = 0
BA1 | BA0 | A11 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 |
Rd/Wr Mode | Latency CAS | Packet Mode | Packet Length |
Packet mode – режим работы микросхемы. Чередование.
Latency CAS – через сколько тактов после уменьшение сигнала CASи появляются данные.
Лекция 7
FPM
EDO Асинхронная память
BEDO
Антиподом асинхронной памяти является синхронная память.
Для ускорения доступа к памяти надо усложнить внутреннюю структуру памяти. Существует регистр памяти, конвейер. В связи с этим можно увеличить доступ к памяти.
Адресация Banka – Bank Activate.
 |
RD - чтение
WR - запись
Pre - презапись
Mode – управление режимами
Существует 3 сигнала в режиме Mode : RAS, CAS, WE.
Побуждение - задний фронт CS.
|
Скорость нарастания В/мкс.
Можно сократить время, уменьшив пороги.
Энергонезависимая память.
Наряду с памятью, которая теряет свое выключение - RAM существует разновидность памяти, из которой можно только читать - ROM.
RAM ( Random Acces Memory), ROM (Read Only Memory). На ROM хранится Bios.
Существует несколько разновидностей энергонезависимой памяти. С точки зрения схемотехники к памяти подходит однонаправленная шина (памяти) адреса.
Подходит сигнал CS, позволяющий выбрать именно эту микросхему. А также в ней подходит сигнал – подключить сигнал или не подключать CK.
 |
1. ROM – память, данные в которую заносят на заводе в виде рисунка на фотошаблоне.
2. PROM (программируемый ROM). Существует отдельное устройство программатор, с помощью которого можно подавать высокое напряжение.
3. EPROM (Erasable PROM) – устройство, допускающее стирание.
4. EEPROM (Electrical PROM). Отличием этой памяти является в том, что можно делать перепрограммирование.
Две технологи памяти Flash и EEPROM. При обращении к EEPROM можно изменить обращение к 1 байту, а у Flash происходит обращение и изменение блока. Плотность упаковки данных во Flash намного выше, чем в EEPROM.
Лекция 8
КЭШ-память
Специальный вид памяти – Кэш. Кэш – перевод: тайник. Логически не виден.
 |
Схема иллюстрирует каким образом реагирует память.
Когда процессору требуется получить очередную команду (её код или операнд), то в первую очередь проверяется не находятся ли требуемые данные в кэше. Если да, то данные читаются прямо из кэша и такое событие называется кэш-попаданием. Если же затребованных данных не имеется, то такое событие называется кэш-промахом. И кэш из оперативной памяти считается блоком данных фиксированной длинных, содержащих в том числе и затребованные данные. Учитывая, что для процесса выполнение программы характерно локализация ссылок, то с весьма высокой долей уверенности можно утверждать, что последующие запросы в микропроцессоры будут относится к загруженному блоку данных.
В оперативной памяти принято выделять слова и блоки:
слова
__________
__________
__________ блок (4 слова)
__________
В свою очередь кэш организован в виде строк, каждая из которых содержит 1 блок.
Тэг Блок
[_______][0, m, 2m, …. Nm ]
[№блока][1, m+1, 2m+1, Nm+1 ]
[_______][m-1, 2m-1, Nm-1 ] S блоков
Очевидно, что если в оперативной памяти помещается m блоков, то для того чтобы все уместить все данные в кэше нужно так же m блоков. На деле же s много меньше m.
Неоднозначность отображение каждого из блоков на соответствующую строку. Для отображения нужного элемента вводят «тэг». И в этом тэге у нас по идее должен хранится номер того блока, информация из которого хранится в данной строке кэша.
Три способа организации КЭШа:
Прямое отображение. Direct mapping. При таком способе за каждой строкой кэша закрепляется один из нескольких возможных блоков.
1 0 [xxxxxxxxxxxxxxxxx]
m-1 [xxxxxxxxxxxxxxxxx]
2 m [xxxxxxxxxxxxxxxxx]
2m-1 [xxxxxxxxxxxxxxxxx]
3 2m [xxxxxxxxxxxxxxxxx]
3m-1 [xxxxxxxxxxxxxxxxx]
Альтернативой рассмотренному является метод Ассоциативный.
* Ассоциативное отображение.
* В любой строке может содержаться любой блок.
Ещё один метод: Комбинированный.
Организация PC-совместимого компьютера.
Чипсет:
 |
Общими для всех PС являются: распределение адресов памяти, распределение адресов I/O, организация прерываний, система прямого доступа к памяти.
Лекция 9
1. Система разделения памяти
2. Распределение адресов ввода-вывода (адресов устройств)
3. Распределение прерываний
4. Прямой доступ к памяти
24-х разрядная шина данных.
С 0 по 15 мультиплексированы.
|
ALE
AB
ALC
 |  |
| |
Сегментация регистров:
DS [ ]
CS [ ]
SS [ ]
[ ] – смещение.
Смещение, которое складывалось 16-ти разрядным … счётчика.
Образование двадцатиразрядного адреса.
Максимальное число, которое может быть получено составляет: 10FFEFh.
Процессор 80286:
Реальный режим работы процессора
24 линии адреса. Адресация 16 мегабайт памяти.
640кб : 00000h – gFFFFh : Counventional Memory
384кб : A0000h – FFFFFh : UMA
00000h – 003FFh : Interupt Vector
00400h – 004FFh : Variable Bios
00500h – 00xxxh : Область DOS
1000h – 0FFFFh : Область пользовательских программ
___________________________________________
A 0000h – BFFFFh : Video RAM
B 0000h – DFFFFh : Adapter ROM
E 0000h – EFFFFh : Резерв
F 0000h – FFFFFh : BIOS
Процессор 80386:
32-х разрядный, адресация 4гб памяти.
ОС:
Если одновременно запущено несколько процессов, то каждому из них должен быть выделен кусочек памяти.
Процесс – это понятие включающее в себя: закрытое адресное пространство, список идентификаторов ресурсов, исполняемая программа, уникальный идентификатор процесса (дескриптор), контекст защиты, минимум 1 исполняемый поток.
Деление пространства оперативной памяти.
Деление на куски. Равномерно 64мб по 8 мб на 8 кусков. Или неравномерно. Размещение программы в секции. В случае если память равномерная, то быдет происходить хроническая недозагрузка. С неравномерной проблема остаётся. Гораздо эффективнее является использование секции переменной длины. Длина соответствует размеру процесса.
ОП – 1МБ
1)
ОП
[ ] ОС – 128кб
[ ] – 896кб
2)
ОП
[ ] ОС – 128кб
[ ] ПР1 – 320кб
[ ] – 576кб
3)
ОП
[ ] ОС – 128кб
[ ] ПР1 – 320кб
[ ] ПР2 – 224кб
[ ] – 352кб
4)
ОП
[ ] ОС – 128кб
[ ] ПР1 – 320кб
[ ] ПР2 – 224кб
[ ] ПР3 – 228кб
[ ] – 64кб
5)
ОП
[ ] ОС – 128кб
[ ] ПР1 – 320кб
[ ] – 224кб
[ ] ПР3 – 228кб
[ ] – 64кб
6)
ОП
[ ] ОС – 128кб
[ ] ПР1 – 320кб
[ ] ПР4 – 128кб
[ ] – 96кб
[ ] ПР3 – 228кб
[ ] – 64кб
7)
ОП
[ ] ОС – 128кб
[ ] ПР2 – 224кб
[ ] – 96кб
[ ] ПР4 – 128кб
[ ] – 96кб
[ ] ПР3 – 228кб
[ ] – 64кб
Разбиение памяти по страницам
Адресации.
Логическая адресация – осуществляется внутри процесса.
Все прикладные программы работают не с физическими адресами, а с логическими. Логический адрес не учитывает начальный адрес размещения.
Логический адрес связан с физическим: Физический = Логический + Базовое смещение.
Пускай нам удалось разбить всё пространство требуемое процессу на небольшие блоки фиксированного размера. Назовём их страницами.
Процесс
[ страница ] программа
[ ]
[ ]
[ ]
[ ]
ОП
[ ] фрейм
[ ]
[ ]
[ ]
1)
Процесс
стр1
стр2
стр3
стр4
ОП
Фрейм 13 – свободен
Фрейм 14 – свободен
Фрейм 15 – свободен
Фрейм 16 – занят
Фрейм 17 – занят
Фрейм 18 – свободен
Фрейм 19 – занят
Фрейм 10 – свободен
2)
Процесс
стр0
стр1
стр2
стр3
ОП
Фрейм 13 – стр0 Процесс А
Фрейм 14 – стр1 Процесс А
Фрейм 15 – стр2 Процесс А
Фрейм 16 – занят
Фрейм 17 – занят
Фрейм 18 – стр3 Процесс А
Фрейм 19 – занят
Фрейм 10 – свободен
Табл стр1
0 — 13
1 — 14
2 — 15
3 — 18
Необходимо, чтобы логический адрес содержал бы в себе адрес страницы, к которой происходит обращение и смещение внутри страницы. По адресу страницы сможем высчитать тот номер фрейма, к которому нужно обратиться и уже от его начала выполнить сдвиг адреса. В итоге попадаем на физическую адресацию.
Лекция 10
[№ страницы] : [смещение]
 |  |
Таблица страниц Физическая память
[ ] [ ]
[ ] [ ]
[ физ. адрес ] [ ]
[ ] [ ###### ]
[ ] [ ]
Когда-то размер станет настолько огромным, что её будет не выгодно содержать в памяти. Вводится двухуровневая абстракция: каталог страниц.
[№ страницы] : [смещение]
 |
Таблица страниц Физическая память
[ ] [ ]
[ ] [ ]
[ физ. адрес ] [ ]
[ ] [ ###### ]
[ ] [ ]
Каталог страниц
[ ]
[ ]
[ ###### ]
[ ]
[ ]
Тем самым мы приводим ситуацию к тому, что обращение к памяти состоит практически из 2-х операций: на первом этапе мы извлекаем нужный элемент из таблицы страниц, а на втором этапе сложив номер страницы со смещением получаем номер ячейки на физическом уровне. Тем самым получаем что на 1 обращение к ячейке приходится 2 действия. Для минимизации частоты обращения к памяти и учитывая свойства локализации ссылок было предложено иметь специальный буфер переадресации (TLB: Translate Lookaside Buffer). В большинстве случаев он содержит адреса элементов страниц значение такое же как и у обычного КЭШа. Перед тем как полезть в оперативную память за адресом страницы процессор лезет в этот буфер и смотрит нет ли там нужного ему адреса. В очень большой вероятностью далее расположены данные с одной и той же таблицей страниц и смещением. Проще брать из буфера.
Первым делом производится поиск в TLB.
КЭШ:
[ТЭГ][Строка] да→ Данные для чтения записи
нет
 |
Оперативная память → Данные для чтения записи
Сегментация.
Адресуемая оперативная память может быть разделена на куски и с помощью механизма сегментации. Вся оперативная память может быть представлена как набор сегментов переменной длины, каждый из которых можно считать отдельным адресным пространством. Появились многозадачные операционные системы. Сегментация позволяет организовать закрытое адресное пространство для любого процесса. Сегменты обладают ещё набором свойств, самым главным из которых являются права доступа.
[############]
[/////////////////////]
[\\\\\\\\\\\\\\\\\\\\\]
[ ]
На примере процессора Intel.
В архитектуре процессоров Intel существует регистр общего назначения.
С помощью 16-тиразрядных сегментных регистров можно обращаться к 64 ТБ памяти.
В один из этих регистров кладётся код один из этих сегментов памяти.
Код сегмента состоит из 2 частей: 2-хбитный атрибут защиты и 14-тиразрядный селектор, который и задаёт специфическое смещение:
[14 разрядный селектор][2 бит атрибут]
В состав процессора входит ещё 1 регистр: GDTR (48 разрядов) Global Descriptor Table Register – в него ОС при загрузке кладёт адрес глобальной таблицы дескрипторов. И он начиная с этого момента начинает указывать на эту таблицу дескрипторов. Селектор является смещением относительно глобальной таблицы смещения, а его содержимое адресует тот или иной сегмент, а нужные данные являются смещением относительно начала сегмента. Значение селектора одинаково для всех команд, предусматривающих сегментную адресацию.
Двухразрядный код атрибутов защиты. Всего атрибутов защиты предусмотрено 4. Неотъемлемая часть сегментов. Принято считать, что атрибуты защиты кода показывают его благонадёжность, а уровень привилегий, назначенный сегменту данных показывает его конфигурацию. Нулевой уровень обладает наибольшим уровнем привилегий.
Intel:
1 – уровень привилегий большинства программ операционной системы.
0 – уровень привилегий главных программ операционной системы.
2,3 – уровни пользовательского режима.
Команды модифицирующие регистры уровни памяти доступны только программам с 0 уровнем.
Команды модифицирующие ввод-вывод доступны только программам с уровнем не выше 1-го.
Если сегментация отключена, то программы работают с линейным 32-х битным адресным пространством. Этот линейный адрес состоит из следующих полей:
31[Каталог страниц]22-21[Таблица страниц]12-11[Смещение]0
2^10 / 2^10 / 2^12
Лекция 11
Общие схемы интегратора и дифференциатора
Интегратор:
Uвх / R = - C (dUвых / ъt) => Uвых = -1/RC
Дифференциатор:
C(dUвх/dt) = - Uвых / R => Uвых = - RC U'вх(t)
Следствия:
По постоянному току интегратор с разомкнутой обратной связью, а дифференциатор с замкнутой обратной связью.
Синусальный sinwt сигнал. Дифференциатор – усилитель высоких частот (фильтр высоких частот). Интегратор – ослабитель высоких частот (фильтр низких частот).
Разница в поведении будет наблюдаться и в случае подачи квадратного сигнала на входы устройств. По этому сигналу можно определить тип устройства.
Интегратор: треугольные импульсы. Дифференциаторы: ____||____.
Базовый фильтр – RC цепочка.
 |
 |
 |
L = Uвх / (R + (1/wc')) * (1 / (wc'))
 |
RC цепочка обладает частотой затухания 6 ДБ / Октаву.
Каскадирование не работает.
Выходное сопротивление стремится к нулю, входное к бесконечности (ОУ).
Фильтры. N * 6 дБ/Окт.
Страничная сегментация памяти.
31[Каталог страниц]22-21[Таблица страниц]12-11[Смещение]0
CR3 PDBR Физ. Память
[ ] zobit [ ##### ]
[ ]
[ ]
[ ##### ]
[ КС ] [ ]
[ Таб стр ] [ ##### ]
[ Смещ ]
Логический адрес:
[Сегмент]:[Смещение]
 |
 |
[Таблица смещений]
Необходимость в прерываниях обусловила совместная работа процессора с устройствами ввода-вывода. Процессор быстрее чем ввод-вывод. Процессору приходится долго ждать возможности следующего обращения. В таких условиях весь выгодной представляется стратегия: при запросе к устройству отвлекается на другую задачу и возвращается к работе с устройством после прерывания.
1) Модуль ввода-вывода формирует запрос прерывания.
2) Увидев этот запрос процессор завершает выполнение текущей команды до того момента, когда програмный счётчик прибавляется на еденицу (включительно).
3) В качестве ответа на запрос прерывания (INTR) посылает ответ (INTA). В свою очередь модуль приславший запрос должен его снять.
4) Должен быть сохранён контекст программы. Это значит, что в специальное место (недоступное) должны быть спрятаны програмный счётчик и регистр признаков.
LIFO
Лекция 12
Прерывания
Обычный цикл ввода-вывода называется PIO.
Нормальный режим работы процессора.
Регистр PSW
c - флаг переноса,
z - флаг zero,
ov - флаг переполнения и др.
Они устанавливаются автоматически в зависимости от показания аппарата. Флаг пересылки mov на другие флаги не влияет.
Если в программе случается цикл jump, то программный счетчик сможет указывать
PC+NP
Циклы While, for, if определяются по биту z(zero).
: в какой то момент времени во сремя выполнения инструкции случается прерывание.
Q1 | Q2 | Q3 | Q4 |
Стек - специальная область памяти, организованная по принципу LIFO.
В стек необходимо прятать регистр флагов. В результате выполнения программы необходимо преобразовывать регистры.
(команды push, pop)
Помещается в стек по желанию пользователя.
Возврат из прерывания тоже состоит из двух частей: : 1) Ress 2) psw + pc
X86
Процессоры X86 имеют 2 входа на прерывания.
NMI (Non Masked Interrupt). Появление этого прерывания должна спровоцировать ошибка. INTR(Interrupt Request).Существует еще один вход SMI (Sleep Mode Interrupt). Подача на него при работающем процессоре означает уход в спящий режим, при работе в спящем режиме приводит к включению.
Контроллер прерываний
| |
| |
Обработчики прерываний расположены на низших адресах.
NMI 02L
IRQ0 08L
IRQ1 09L
IRQ2 0A
IRQ8 70h
IRQ9 71h
IRQ15 77h
IRQ3 0Bh
IRQ4 0Ch
IRQ5 0Dh
IRQ6 0Eh
IRQ7 0Fh
Аналого-цифровые и цифро-аналоговые преобразования
(АЦП и ЦАП)
Компаратор.
Лекция 13
Компараторы.
Это устройство обладает гистерезисом относительно Uопорное. Назван Триггером Шмидта. Этот принцип используется в цифровых схемах при переключении из 1 в 0.
Переключается по 1/3 и 2/3 от напряжения питания.
|
|
|
|
Абстракция.
Должна уметь поддерживать одно и то же напряжение на обкладке нагрузки.
Приближение:
1. Аккумуляторы
2.Электронные регуляторы.
С точки зрения операционных усилителей самым простым является повторитель.
 |
Источник тока.
Погрешности Ц/А и А/Ц преобразователей.
Всегда существует понятие разрядность.
При прямом и обратном преобразовании погрешности могут носить характер:
· аддитивная
· мультипликативная
· погрешность нелинейности
· погрешность монотонности.
 |
Если прямая по которой идёт преобразование не монотонна, то является не монотонной.
1МЗР – единица младшего значащего разряда.
ЦАП с процессором, который имеет в качестве потенциала логической единицы 5 вольт.
N ножек.
Интегрирующий сумматор.
R-2R матрица
Ц/А преобразователь с выходом по напряжению
Uвх / 2R = I
Uопорное, а источник вырабатывающий такое напряжение называется источником опорного напряжения.
Выход по току, альтернативный выход – по напряжению.
Преобразователь ток-напряжение
Размахом мы определяем не только с помощью кода, но и с помощью величины.
Ц/А преобразователь с выходом по току
|
Смысл заключается в использовании токовых ключей.
Ток, текущий при замкнутых ключах отличается в 2 раза.
Существуют иные методы получения в аналоговой форме.
· Интегрирующий ЦАП.
Одновибратор.
τ = 0.69(n+1)T
RC-цепочка обладает свойством интегрирования сигнала.
Лекция 14
Аналогово-Цифровые Преобразователи (АЦП)
АЦП параллельного кодирования
Самый быстрый, сейчас практически не применяется из-за некоторых особенностей.
 | |
 | |
| |
 | |
 | |
Быстродействие данной схемы только ограничено быстродействием компоратора. Чтобы этого избежать ставят дешифратор.
Устройство выборки и хранения
Задача - зафиксировать значение напряжения для запоминания.
Полное мгновенное преобразование
Первая фаза – с точностью до 50% срабатывает первый преобразователь.
Вторая фаза – сигнал подаётся на ЦАП и получаем аналоговый вид. Вычитаем полученный аналоговый вид и оцифровываем вторым преобразователем.
|
..
АЦП Последовательного счёта
АЦП Последовательного приближения
В роли счётчика выступает регистр последовательного напряжения.
Интегрирующие АЦП
АЦП Однократного интегрирования
АЦП Двойного интегрирования
Сначала заряжаем конденсатор входным напряжением в течении некоторого промежутка времени. В результате будет достигнуто то или иное напряжение на конденсаторе.
