Московский государственный институт электроники и математики
(технический университет)

Курсовая работа по предмету «Моделирование»
9 вариант

Выполнил студент
группы С-74

Проверила
к. т.н.



Москва – 2007

Техническое задание: 3

Заданная схема ЦУ. 3

Заданная временная диаграмма входных сигналов. 4

Требуемый результат работы. 4

Анализ рабочего задания. 4

Подготовка схемы к проведению логического моделированияю. 5

Схема ЦУ, представленная в базовых элементах. 5

Временная диаграмма. 6

Результаты логического моделирования. 7

Разработка обнаруживающего теста. 8

Первоначальная оценка полноты теста по временной диаграмме. 8

Таблицы непроверенных неисправностей. 9

Доработка теста до заданной полноты.. 10

Окончательный вариант теста. 13

Окончательная оценка полноты теста. 14

Анализ списка оставшихся не проверенных неисправностей. 14

Вывод о проделанной работе. 15

Список используемой литературы. 15


Техническое задание:

Провести анализ заданной схемы на предмет корректности её работы в установленных режимах. При необходимости внести исправления в схему. Разработать обнаруживающий тест с использованием системы схемотехнического проектирования "Мозаика".

Заданная схема ЦУ.

Заданная временная диаграмма входных сигналов.

Требуемый результат работы.

·  Проведение логического моделирования;

·  проведение отладки схемы (при необходимости);

·  разработка текста для обнаружения неисправностей.

Анализ рабочего задания.

Заданная схема представялет собой 2-х разрядный регистр с отключением. Отключением управляет логический элемент НЕ. Если один из буферных элементов «пропускает» сигнал, то другой отключен.

НЕ нашли? Не то? Что вы ищете?

Подготовка схемы к проведению логического моделированияю.

Схема ЦУ, представленная в базовых элементах.

После графического ввода и предварительной трансляции схема ЦУ в базовых элементах приобрела следующий вид:

Описание схемы на языке ЯЗОС (C:\PROEKT\PRSH\CXEMA. AMP):

схема

1: 1533ЛП5(A, B,P17)

2: 533ТМ2(VX2.1,P17,C1,VX2.2,P18,VIX2)

3: 533ТМ2(VX3.1,P26,C2,VX3.2,P20,VIX3)

4: 533ТМ2(VX4.1,P26,C2,VX4.2,P22,VIX4)

5: 533ТМ2(VX1.1,P17,C1,VX1.2,P24,VIX1)

6: 1533ЛП5(D, E,P26)

7: 533ЛН1(K, P27)

8: 1533ЛР11.2(P24,RA, RA, P18,P28)

9: 1533ЛР11.2(P20,RA, RA, P22,P29)

10: 533ЛП8(P28,P27,вых1)

11: 533ЛП8(P29,K, вых2)

X1/1: ВХ(A)

X1/2: ВХ(B)

X1/3: ВХ(C1)

X1/4: ВХ(D)

X1/5: ВХ(E)

X1/6: ВХ(C2)

X1/7: ВХ(VX1.1)

X1/8: ВХ(VX1.2)

X2/9: ВХ(VX2.1)

X2/10: ВХ(VX2.2)

X2/11: ВХ(RA)

X2/12: ВХ(VX3.1)

X2/13: ВХ(VX3.2)

X2/14: ВХ(VX4.1)

X2/15: ВХ(VX4.2)

X2/16: ВХ(K)

X3/17: ВЫХ(VIX1)

X3/18: ВЫХ(VIX2)

X3/19: ВЫХ(VIX3)

X3/20: ВЫХ(VIX4)

X3/21: ВЫХ(вых1)

X3/22: ВЫХ(вых2)

$

Временная диаграмма.

Связи с тем, что исходная временная диаграмма не отражает нормальную работу схемы, она претерпела изменения. Был изменен тактовый сигнал С2 (было увеличено время между тактовыми сигналами).

Результаты логического моделирования

Из них видно, что на выходе смоделированной схемы находится заданный результат работы.

Разработка обнаруживающего теста

Разработка обнаруживающего теста начинается после завершения этапа логического моделирования. При этом программа анализа тестов, производя диагности­чес­кое моделирование, используется только для оценки сформированного теста на полноту.

Первоначальная оценка полноты теста по временной диаграмме

График динамики полноты теста по заданной временной диаграмме входных сигналов имеет следующий вид:

Было решено модифицировать тест с целью увеличения полноты до 100%, внося в него изменения начиная с 6 такта, т. к. 6-12 такты динамика изменения полноты слишком мала.

График динамики полноты теста до 6 такта заданной временной диаграммы сигналов имеет следующий вид:

Таблицы непроверенных неисправностей

Таблицы отражают список неиправностей, не проверяемых первыми 6 тактами заданного теста.

Доработка теста до заданной полноты (машинные распечатки).

Итерация 1

Для проверки неисправности на элементе ЛП8К (10) на конт. 2 (вход D) на проверку константной 1 необходимо, чтоб на входе Д был 0, для этого необходимо на RA подать высокий уровень (1) и переключением ключа К (подача 0 ) разрешить на вывод элемента ЛП8К (10). Необходимо подождать 2 такта для срабатывания данной операции.

Итерация 2



Для проверки элемента исключающие - или (элемент 6 ) на контакте 2 (вх D) на ошибку константной 1 необходимо на вх. К подать высокий уровень (1) и подождать пару тактов для срабатывания.

Итерация 3

Для проверки элемента D-триггера (2 элем) контакт 5 (вых 18 ) на ошибку константного 0 необходимо, чтоб на входе данного D-триггера поступила 1. Для этого необходимо на вход S данного триггера (вх 2.1) подать 0 и подождать пару тактов.

Окончательный вариант теста (машинная распечатка).

Окончательная оценка полноты теста (машинная распечатка полноты теста, таблица непроверенных неисправностей).

Анализ списка оставшихся не проверенных неисправностей.

Из списка непроверенных неисправностей видно, что при тестировании не проверяются неисправности на входе и выходе элемента НЕ (7-1; 7-2), а также Е вход буферного элемента. Эти неисправности являются непроверяемыми, т. к. элемент НЕ находится в самом начале схемы и не может быть проверен никаким набором сигналов, а Е входы буферных элементов не могут быть проверены даже у отдельного элемента.

Вывод о проделанной работе.

В процессе выполнения курсовой работы были закреплены полученные знания по логическому моделированию и разработке тестов для обнаружения неисправностей в циф­ровых устройствах, а также приобретены практические навыки при работе с современной автоматизированной системой логического моделирования «Мозаика-М».

В процессе выполнения рабочего задания было проведено логическое моделирование 2-х разрядного регистра с отключением, осуществлен анализ правильности его функционирования, на базе первоначально заданного теста неприемлемого качества (полнота теста около ~58%) был разработан обнаруживающий тест для проверки неисправностей с полнотой ~94 %.

Список используемой литературы.

1.  , , Методические указания к выполнению курсовой работы по дисциплине «Моделирование», М., 2005.