Микропроцессорные устройства (стр. 10 )

5.2. Команды передачи данных

Большую часть команд данной группы (таблица 21) составляют команды передачи и обмена байтами. Команды пересылки входят и в группу команд работы с отдельными битами (таблица 24). Все команды данной группы не модифицируют флаги результата, за исключением команд загрузки PSW, триггера (флага) C и аккумулятора (устанавливается флаг паритета). На рисунке 31 показан граф путей передачи данных в ОМЭВМ. Отдельной вершиной на этом графе представлен аккумулятор (А), т. к. он участвует в большинстве пересылок и адресуется с помощью неявной или прямой адресации. Тем не менее, некоторые пересылки выполняются без участия аккумулятора.

Рисунок 31 – Граф путей передачи данных в ОМЭВМ

В число команд пересылок входят операции со стеком, который организуется в РПД. Для адресации ячеек стека используется регистр-указатель стека (SP), что позволяет адресовать любую ячейку внутреннего ОЗУ. Запись информации в стек производится командой PUSH ad, а чтение из стека – POP ad. В исходном состоянии SP адресует «верхушку» стека – последнюю ячейку стековой памяти, в которую записана информация. Длина операнда при работе со стеком – 8 бит. Перед записью в стек содержимое SP инкрементируется, а после чтения – декрементируется.

5.3. Арифметические команды

В наборе команд ОМЭВМ (таблица 22) имеются следующие арифметические операции: сложение, сложение с учетом флага переноса, вычитание с заемом, инкрементирование, декрементирование, сравнение, десятичная коррекция, умножение и деление.

В АЛУ производятся действия над целыми числами. В двухоперандных операциях: сложение (ADD), сложение с переносом (ADDC) и вычитание с заемом (SUBB) аккумулятор является первым операндом и принимает результат операции. Вторым операндом может быть регистр выбранного банка рабочих регистров, регистр внутренней памяти данных с косвенной и прямой адресацией или байт непосредственных данных. Указанные операции влияют на флаги: переполнения, переноса, промежуточного переноса и флаг четности в слове состояния процессора (PSW).

Использование разряда переноса позволяет многократно повысить точность при операциях сложения (ADDC) и вычитания (SUBB).

Выполнение операций сложения и вычитания с учетом знака может быть осуществлено с помощью флага переполнения (OV) регистра PSW. Флаг промежуточного переноса (AC) обеспечивает выполнение арифметических операций в двоично-десятичном коде и используется командой десятичной коррекции DA A.

Операции инкрементирования и декрементирования на флаги не влияют.

Операции сравнения не влияют ни на операнд назначения, ни на операнд источника, но они влияют на флаг переноса.

5.4. Логические команды

АЛУ рассматриваемой ОМЭВМ дает возможность выполнять логические операции над байтовыми и битовыми операндами. В таблицу 23 включены команды выполнения логических операций над содержимым 8-разрядных данных. Операции над битовыми операндами включены в таблицу 24.

Система команд ОМЭВМ позволяет реализовать логические операции: "И", "ИЛИ", "ИСКЛЮЧАЮЩЕЕ ИЛИ" на регистре-аккумуляторе (А) и байте-источнике. Вторым операндом (байтом-источником) при этом может быть регистр в выбранном банке рабочих регистров; регистр внутреннего ОЗУ, адресуемый с помощью косвенной адресации; прямоадресуемые ячейки внутреннего ОЗУ и регистры специального назначения; непосредственная величина.

Указанные логические операции могут быть реализованы на любом прямоадресуемом регистре внутреннего ОЗУ или регистре специального назначения с исполь­зованием в качестве второго операнда содержимого аккумулятора А или непосредственных данных.

Существуют логические операции, которые выполняются только на аккумуляторе: сброс и инвертирование всех восьми разрядов А; циклический сдвиг влево и вправо; циклический сдвиг влево и вправо с учетом флага переноса; обмен местами старшей и младшей тетрад внутри аккумулятора.

5.5. Операции с битами

В состав ОМЭВМ входит так называемый «битовый» процессор, который обеспечивает выполнение ряда операций над битами.

Битовый процессор является частью архитектуры ОМЭВМ семейства МК51 и его можно рассматривать как независимый процессор побитовой обработки. Битовый процессор выполняет свой набор команд, имеет свое побитово-адресуемое ОЗУ и свой ввод-вывод.

Команды, оперирующие с битами, обеспечивают прямую адресацию 128 битов в шестнадцати ячейках внутреннего ОЗУ (ячейки с адресами 20H–2FH) и прямую побитовую адресацию регистров специального назначения, адреса которых кратны восьми:

P0 (80H), TCON (88H), P1 (90H), SCON (98H), Р2 (A0H), IE (A8H), PЗ (B0H), IP (B8H), PSW (D0H), A (E0H), B (F0H) (рисунок 5, 27).

Каждый из отдельно адресуемых битов может быть установлен в "1", сброшен в "0", инвертирован, проверен. Могут быть реализованы переходы: если бит установлен; если бит не установлен; переход, если бит установлен, со сбросом этого бита; бит может быть перезаписан в (из) разряда переноса. Между любым прямоадресуемым битом и флагом переноса могут быть произведены логические операции "И", "ИЛИ", где результат заносится в разряд флага переноса. Команды побитовой обработки обеспечивают реализацию сложных функций комбинаторной логики и оптимизацию программ пользователя.

5.6. Команды передачи управления

К данной группе команд (таблица 25) относятся команды, обеспечивающие условное и безусловное ветвление, вызов подпрограмм и возврат из них, а также команда пустой операции NOP. В большинстве команд используется прямая адресация, т. е. адрес перехода целиком (или его часть) содержится в самой команде передачи управления. Можно выделить три разновидности команд ветвления по разрядности указываемого адреса перехода.

Длинный переход. Переход по всему адресному пространству ПП. В команде содержится полный 16-битный адрес перехода (ad 16). Трехбайтные команды длинного перехода содержат в мнемокоде букву L (Long). Всего существует две такие команды: LJMP – длинный переход и LCALL – длинный вызов подпрограммы. На практике редко возникает необходимость перехода в пределах всего адресного пространства и чаще используются укороченные команды перехода, занимающее меньше места в памяти.

Абсолютный переход. Переход в пределах одной страницы памяти программ размером 2048 байт. Такие команды содержат только 11 младших бит адреса перехода (ad 11). Команды абсолютного перехода имеют формат 2 байта. Начальная буква мнемокода – A (Absolute). При выполнении команды в вычисленном адресе следующей по порядку команды ((РС) = (РС)+2) 11 младших бит заменяются на ad 11 из тела команды абсолютного перехода.

Относительный переход. Короткий относительный переход позволяет передать управление в пределах -128...+127 байт относительно адреса следующей команды (команды, следующей по порядку за командой от­носительного перехода). Существует одна команда безусловного корот­кого относительного перехода SJMP (Short). Все команды условного перехода исполь­зуют данный метод адресации. Относительный адрес перехода (rel) содержится во втором байте команды.

Косвенный переход. Команда JMP @A+DPTR позволяет передавать управление по косвенному адресу. Эта команда удобна тем, что предо­ставляет возможность организации перехода по адресу, вычисляемому самой программой и неизвестному при написании исходного текста программы.

Условные переходы. Развитая система условных переходов предостав­ляет возможность осуществлять ветвление по следующим условиям: аккумулятор содержит нуль (JZ); содержимое аккумулятора не равно нулю (JNZ); перенос равен единице (JC); перенос равен нулю (JNC); адресуемый бит равен единице (JB); адресуемый бит равен нулю (JNB).

Для организации программных циклов удобно пользоваться командой DJNZ. В качестве счетчика циклов может использоваться регистр, прямоадресуемый байт (например, ячейка РПД)

Команда CJNE эффективно используется в процедурах ожидания какого-либо события. Например, команда

WAIT: CJNE A, P0, WAIT

будет выполняться до тех пор, пока на линиях порта 0 не установится информация, совпадающая с содержимым аккумулятора.

Все команды данной группы, за исключением CJNE не оказывают воздействия на флаги. Команда CJNE устанавливает флаг C, если первый операнд оказывается меньше второго.

Подпрограммы. Для обращения к подпрограммам необходимо использовать команды вызова подпрограмм (LCALL, ACALL). Эти команды в отличие от команд перехода (LJMP, AJMP) сохраняют в стеке адрес возврата в основную программу. Для возврата из подпрограм­мы необходимо выполнить команду RET. Команда RETI отличается от команды RET тем, что разрешает прерывания обслуженного уровня (раздел 4.4). Поэтому эту команду необходимо применять в конце подпрограмм, вызванных по прерыванию.

6. Программирование и проверка ОМЭВМ КМ1816ВЕ751

Программирование осуществляется на частоте задающего генератора 4 – 6 МГц. Генератор необходим для работы внутренней шины ОМЭВМ, по которой происходят пересылки адреса и данных в соответствующие внутренние регистры. В таблице 27 приведены режимы работы ОМЭВМ при программировании и проверке внутреннего ППЗУ.

Временные диаграммы работы микросхемы при программировании и проверке внутреннего ППЗУ, а также значения временных параметров приведены в [1, 2].

На рисунках 32, 33, 34 показаны схемы включения ОМЭВМ при ее работе в режимах, приведенных в таблице 27.

Таблица 27 – Режимы работы при программировании и проверке РПП

Режим	RST	PME	ALE	DEMA	P2.7	P2.6	P2.5	P2.4
Программирование	1	0			1	0	X	X
Проверка	1	0	1	1	0	0	X	X
Программирование бита защиты памяти	1	0			1	1	X	X

Примечание: “1” – уровень логической единицы на соответствующем выводе ОМЭВМ.

“0” – уровень логического нуля на соответствующем выводе ОМЭВМ.

“X” – произвольный логический уровень.

= +21 В ± 0,5 В.

*– ALE подается импульсом низкого логического уровня длительностью 50 мс ± 5 мс.

Рисунок 32 – Программирование КМ1816ВЕ5751

Рисунок 33 – Проверка ППЗУ

В режиме программирования адрес ячейки ППЗУ, в которую необходимо записать информацию, подается на выводы портов Р1 и Р2: младшие разряды адреса А0…А7 подаются соответственно на выводы ОМЭВМ Р1.0…Р1.7, а старшие разряды адреса А8…А11 – соответственно на выводы Р2.0…Р2.3.

Байт данных, который необходимо записать в адресуемую ячейку ППЗУ, подается на выводы порта Р0.

На остальные выводы порта Р2, а также на выводы ОМЭВМ RST, и DEMA подаются уровни напряжения, приведенные для режима “Программирование” в таблице 27. Программирование ячейки ППЗУ происходит при подаче импульса низкого уровня ALE длительностью 50 мс ± 5 мс в соответствии с рисунком 32. DEMA удерживается в состоянии логической 1 до подачи импульса ALE. Затем напряжение на выводе DEMA повышается до 21 В ± 0,5 В, подается импульс ALE и DEMA вновь возвращается к уровню логической 1.

Необходимо особо подчеркнуть, что даже кратковременное импульсное превышение напряжение на выводе DEMA уровня 21,5 В может вызвать необратимый отказ микросхемы. Поэтому источник программируемого напряжения должен быть хорошо отрегулирован.

Режим проверки содержимого внутренней памяти программ. Этот режим возможен только том случае, если не запрограммирован, бит защиты памяти. В режиме проверки внутренней памяти контролируется правильность хранящейся в памяти программ информации, записанной в процессе производства микросхем КР1816ВЕ51 и КР1830ВЕ51 или в режиме программирования ИС КМ1816ВЕ751.

Адрес ячейки памяти программ, содержимое которой необходимо прочитать, подается на выводы портов Р1 и Р2 аналогично режиму программирования. Другие выводы ОМЭВМ должны поддерживаться в состояниях, приведенных для режима “Проверка” в таблице 27 и на рисунке 33.

Содержимое адресуемой ячейки памяти считывается с выводов порта Р0 при подаче низкого логического уровня на вывод Р2.7. При чтении вывод Р2.7 может либо постоянно поддерживаться в состоянии ”0”, либо использоваться в качестве строб-сигнала чтения с активным низким уровнем.

Рисунок 34 – Программирование бита защиты памяти

Для работы в данном режиме необходимо использовать подтягивающие резисторы …, включенные между выводами порта Р0 и напряжением питания.

7. Программирование бита защиты памяти

Свойство защиты памяти заключается в наличии в составе ППЗУ специального бита, который, будучи запрограммирован, запрещает доступ к внутренней памяти программ любыми внешними по отношению к ОМЭВМ средствам.

Включение микросхемы в режим программирования бита защиты памяти показано на рисунке 34. Процедура программирования в данном случае аналогична обычному программированию ППЗУ ОМЭВМ за исключением того, что вывод Р2.6 удерживается в состоянии логической 1. Порты Р0, Р1 и выводы Р2.0 – Р2.3 могут находиться в произвольном состоянии. Остальные выводы ОМЭВМ должны удерживаться в состояниях, приведенных в таблице 27 для режима “Программирование бита защиты памяти”.

Если бит защиты памяти запрограммирован, его можно очистить только полным стиранием всего ППЗУ. При запрограммированном бите защиты памяти внутренняя память программ не может быть прочитана внешними по отношению к ОМЭВМ средствами, дальнейшее программирование ППЗУ становится невозможным и ОМЭВМ теряет возможность работы с внешней памятью программ. Стирание ППЗУ очищает бит защиты памяти, и микросхема полностью восстанавливает свои функциональные возможности: может быть перепрограммирована и может работать с внешней памятью программ.

Стирание ППЗУ выполняется ультрафиолетовым излучением с длинной волны, меньшей 4000 ангстрем. Т. к. солнечный свет, а также лампы дневного света излучают волны в указанном диапазоне, они могут являться причиной порчи содержащейся в ППЗУ ОМЭВМ информации (критическая продолжительность облучения – 1 неделя на солнце или 3 года в комнате с лампами дневного света). Поэтому рекомендуется закрывать кварцевое окошко микросхемы защитной наклейкой.

Рекомендуется стирание ППЗУ ультрафиолетовым излучением (длина волны 2537 ангстрем) с интегральной дозой как минимум 15 Вт-сек/см2. При этом для стирания должно быть достаточным помещение микросхемы под ультрафиолетовую лампу с потоком 12000 мкВТ/см2 на время 20 – 30 минут и на расстояние около 2,5 см от лампы до кварцевого окошка микросхемы. После стирания все ячейки ППЗУ находятся в состоянии логической единицы.

8. Режим холостого хода и пониженного энергопотребления

Программирование режимов холостого хода и пониженного энергопотребления производится с помощью регистра PCON.

Конструкция регистра управления энергопотреблением (PCON) определяется технологией изготовления ОМЭВМ: n-МОП или KМОП.

Для варианта изготовления по технологии n-МОП (серия 1816) регистр PCON имеет всего 1 бит, управляющий скоростью передачи последовательного порта SMOD.

Для варианта изготовления по технологии КМОП (серия 1830) обозначение разрядов регистра PCON приведено в таблице 28, а назначение разрядов в таблице 29.

Таблица 28 – Обозначение разрядов регистра PCON

Биты	7	6	5	4	3	2	1	0
Обозначение	SMOD	-	-	-	GF1	GF0	PD	IDL

Таблица 29 – Назначение разрядов регистра PCON

Биты	Наименование	Назначение битов	Примечание
7	SMOD	Бит удвоения скорости передачи: при установке в “1” - скорость передачи удваивается	При работе последовательного порта
6	–	Резервный
5	–	Резервный
4	–	Резервный
3	GF1	Флаг общего назначения
2	GF0	Флаг общего назначения
1	PD	Бит включения режима микропотребления “1” – режим микропотребления	Если в PD и IDL одновременно записана “1”, преимущество имеет PD
0	IDL	Бит холостого хода “1” – режим холостого хода

Для n-МОП и КМОП ОМЭВМ расположение и назначение разряда SMOD идентичны.

Вся биты регистра PCON программно доступны по записи (“0” и ”1”) и чтению.

Функции бита SMOD подробно рассмотрены при описании работы последовательного порта.

Биты PCON с номерами 4 – 6 зарезервированы для расширения семейства МК51. При чтении значение этих разрядов не определено. Программист не должен записывать “1” в эти биты, т. к. они могут использоваться в будущих разработках ОМЭВМ семейства МК51 для задания новых функций. В этом случае пассивное значение битов 4 – 6 будет “0”, а активное – “1”.

Биты GF1 и GF0 пользователь может задействовать по своему усмотрению.

В ОМЭВМ семейства МК51, выполненных по КМОП технологии, имеются два режима уменьшенного энергопотребления: режим холостого хода и режим микропотребления. Источником питания в этих режимах является вывод UCC. Ток потребления от UCC в нормальном режиме составляет 18 мА, в режиме холостого хода – 4.2 мА, а в режиме пониженного потребления – 50 мкА.

8.1. Режим холостого хода

Инструкция, которая устанавливает PCON.0 = 1 (IDL), является последней инструкцией перед переходом в режим холостого хода. В этом режиме блокируются функциональные узлы центрального процессора (CPU), что и уменьшает энергопотребление. Сохраняются состояния указателя стека, программного счетчика, PSW, аккумулятора и всех других регистров, включая регистры портов, а также внутреннего ОЗУ данных.

Для окончания режима холостого хода имеются два способа. Активизация любого разрешенного прерывания автоматически приведет к установке PCON.0 = 0, оканчивая режим холостого хода. После исполнения команды RETI (выход из подпрограммы обслуживания прерывания) будет исполнена команда, которая следует за командой, переведшей ОМЭВМ в режим холостого хода.

Биты GF0 и GF1 удобно использовать для индикации режима, в котором была вызвана программа обработки прерывания: произошло это при нормальной работе ОМЭВМ или в режиме холостого хода. К примеру, команда, вызывающая режим холостого хода, может также устанавливать один или несколько флагов (GF0,GF1 или каких-либо других). Программа обработки прерывания, проверяя эти флаги, может определить предысторию своего вызова.

Другим способом окончания режима холостого хода является аппаратный сброс по входу RST длительностью не менее двух машинных циклов.

Активный сигнал сброса на выводе RST асинхронно сбрасывает бит IDL (PCON.0). Поскольку тактовый генератор работает, ОМЭВМ сразу после сброса IDL начинает выполнять программу с команды, следующей за командой, вызвавшей режим холостого хода. Между сбросом бита IDL и моментом, когда включится внутренний алгоритм сброса, может пройти до двух машинных циклов выполнения программы. Внутренние аппаратные средства ОМЭВМ блокируют доступ к внутренней памяти данных в течение указанного времени, но не блокируют доступ к портам. Если при этом изменение информации на портах нежелательно, то необходимо следить, чтобы за командой, которая устанавливает бит IDL, не следовала непосредственно команда, записывающая информацию в порт или во внешнюю память данных.

8.2. Режим микропотребления

Инструкция, которая устанавливает PCON.1=1 (PD), является последней выполняемой командой перед переходом в режим микропотребления. В этом режиме задающий генератор выключается, прекращая тем самым работу всех узлов ОМЭВМ, и сохраняется только содержимое ОЗУ.

Единственным выходом из этого состояния является аппаратный сброс RST.

В этом режиме работы напряжение UCC может быть уменьшено до 2 В и должно быть восстановлено до номинального перед выходом из режима микропотребления.

Сброс следует удерживать в активном состоянии не менее 10 мс при fBQ= 1 МГЦ (время восстановления работы задающего генератора).

При записи IDL = 1 и PD = 1 преимущество имеет бит PD.

8.3. Режим пониженного потребления для ОМЭВМ

серии 1816 (n-МОП)

Во время нормальной работы внутреннее ОЗУ питается от UCC. Однако для ОМЭВМ серии 1816 семейства МК51, если напряжение на выводе RST превышает UCC, оно становится источником питания для ОЗУ. Это реализовано с помощью двух внутренних диодов, с катодов которых берется питание ОЗУ, а аноды подключены соответственно ко входу RST и к выводу питания ОМЭВМ UCC (рисунок 35). Необходимо подчеркнуть, что в КМОП ОМЭВМ данный режим отсутствует.

 

Рисунок 35 – Переход на источник резервного питания в ОМЭВМ серии К1816(n-МОП)

Данный режим целесообразно использовать при немгновенных отказах блока основного электропитания ОМЭВМ. В этом случае можно обеспечить сохранность содержимого РПД с помощью маломощного (батарейного) аварийного источника питания UPD = 2 В, подключаемого к выводу RST/VPD. Для этого система контроля основного электропитания при его понижении вырабатывает сигнал внешнего прерывания ОМЭВМ, вызывающий соответствующую подпрограмму, которая производит следующие действия:

·  перезагружает в РПД основные параметры прерванного переноса;

·  выдает сигнал, разрешающий подключение к выводу RST/VPD аварийного источника питания. UPD = 2 В как сигнал “сброс” на ОМЭВМ не действует, т. к. минимальное значение сигнала “RESET” равно 2,5 В.

Эти процедуры МК должен успеть выполнить до того, как напряжение основного источника питания упадет ниже рабочего предела. После восстановления номинального значения напряжения в основной цепи питания источник аварийного питания отключается и выполняется системный сброс.

9. Начальная инициализация ОМЭВМ

Сброс МК51 осуществляется путем подачи на вход RST(СБР) сигнала логической 1 на время – не менее двух машинных циклов (24 периода кварцевого резонатора) при работающем внутреннем тактовом резонаторе.

При подаче сигнала сброса на вход RST внутренний алгоритм сброса ОМЭВМ производит следующие действия:

·  устанавливает счетчик команд PC и все регистры специальных функций, кроме защелок портов P0 – P3, указателя стека SP и регистра SBUF, в ноль;

·  указатель стека принимает значение равное 07H;

·  запрещает все источники прерываний, работу таймеров-счетчиков и последовательного порта;

·  выбирает БАНК 0 ОЗУ, подготавливает порты P0 – P3 для приема данных;

·  в регистрах специальных функций PCON, IP и IE резервные биты принимают случайные значения, а все остальные биты сбрасываются в ноль;

·  в регистрах SBUF устанавливаются случайные значения.

·  устанавливает фиксаторы-защелки портов P0 – P3 в “1”, настраивая порты на ввод информации.

Обобщенные данные по состояниям регистров после сброса адреса указаны в таблице 30.

Таблица 30 – Состояние регистров после сброса

Регистр	Информация
PC	0000H
АСС	00H
В	00H
PSW	00H
SP	07H
DPTR	0000H
Р0-РЗ	0FFH
IP	XXX00000B
IE	0XX00000B
TMOD	00H
TCON	00H
TH0	00H
TL0	00H
TH1	00H
TL1	00H
SCON	00H
SBUF	Неопределенная
PCON

Сигнал сброса на входе RST не влияет на внутреннее ОЗУ данных. После включения питания содержимое ячеек внутреннего ОЗУ данных принимает случайные значения.

На рисунке 36 показана схема подключения ОМЭВМ для реализации автоматического сброса при включении питания.

Рисунок 36 – Схема включения ОМЭВМ для осуществления автоматического сброса при включении питания

Для n-МОП ОМЭВМ автоматический сброс при включении питания UCC может быть реализован подключением входа RST к UCC через конденсатор емкостью 10 мкФ и к шине 0 В через резистор 8,2 К. Для КМОП ОМЭВМ этот резистор не требуется, однако его наличие не принесет вреда. КМОП ОМЭВМ содержат внутренний резистор, включенный между RST и выводом 0 В. Если использовать только внутренний резистор, емкость конденсатора может быть уменьшена до 1 мкФ.

Чтобы при включении питания сброс был гарантировано выполнен, вывод RST должен удерживаться в состоянии высокого уровня в течение времени, достаточного для запуска тактового генератора ОМЭВМ плюс еще минимум два машинных цикла. Время запуска тактового генератора ОМЭВМ зависит от его частоты работы и для 10 Мгц кварцевого резонатора составляет в среднем 1 мс, а для 1 МГц кварцевого резонатора – 10 мс.

Представленная на рисунке 36 цепь сброса при быстром уменьшении напряжения питания вызывает появление на входе RST отрицательного напряжения, которое не является опасным для микросхем вследствие наличия у ОМЭВМ внутренней схемы защиты.

Выводы портов находятся в случайном состоянии до момента запуска тактового генератора ОМЭВМ, и только после этого внутренний сигнал сброса записывает “1” в фиксаторы-защелки портов, настраивая их на ввод.

Включение питания без обеспечения гарантированного сброса может привести к тому, что ОМЭВМ начнет выполнение программы с некоторого случайного адреса. Это объясняется тем, что счетчик команд PC не будет сброшен в 0000H.

10. Примеры схем включения ОМЭВМ

Рисунок 37 – Подключение ВПД (2 Кбайт) к МК51

Рисунок 38 – Подключение ВПП (8 Кбайт) к МК51

Рисунок 39 – Подключение двух МК51 для организации полудуплексного последовательного канала обмена

Рисунок 40 – Увеличение числа источников внешних прерываний ОМЭВМ