Передача данных начинается по первому положительному импульсу на линии SCL (рисунок Г.4), которым стробируется старший бит первого информационного байта. Каждый информационный байт (8 битов) содержит девять тактовых периодов линии SCL. В девятом такте устройство-получатель выдаёт подтверждение () - отрицательный импульс, свидетельствующий о «взаимопонимании» передат-чика и получателя. Любой абонент шины, как «Master», так и «Slave» может в разные моменты времени быть как передатчиком, так и получателем и в соответствии с режимом обязан либо принимать, либо выдавать сигнал , отсутствие которого интерпретируется как ошибка.

4 - Диаграмма подтверждения приёма байта по шине I2C

Временная диаграмма сигналов SCL и SDA шины I2С приведена на рисунке Г.5. Здесь S обозначает «Start»-условие, Р - «Stop»-условие.

5 – Временная диаграмма работы шины I2C

Значения временных характеристик приведены в таблице Г.1.

1 – Значение временных характеристик шины I2C

Параметр

Обозначение

Мин.

Макс.

Единицы измерения

Частота сигнала SCL

Свободная шина

Фиксация «Start»-условия

Длительность «LOW» полупериода SCL

Длительность «HIGH»
полупериода SCL

Готовность повторного «Start»-условия

Удержание данных

Готовность данных

Фронт сигналов SCL и SDA

Спад сигналов SCL и SDA

Готовность «Stop»-условия

tSCL

tBUF

tHD;STA

tLOW

tHIDH

tSU;STA

tHD;DAT

tHU;DAT

tSU;STO

4,7

4,0

4,7

4,0

4,7

250

4,0

100

1000

300

кГц

мкс

нс

мкс

Чтобы начать операцию обмена устройство «Master» выдаёт на шину «Start»-условие, за которым следует байт с адресом «Slave»-ycтpoйcтвa (рисунок Г.6), состоящий из семибитового адреса устройства (занимает биты 1—7) и однобитового флага операции - «» (бит 0), определяющего направление обмена, причём 0 означает передачу от «Master» к «Slave» (рисунок Г.6а), а 1 — чтение из «Slave» (рисунок Г.6б). Все биты передаются по шине I2С в порядке «старший-младший», то есть первым передаётся седьмой бит, последним нулевой. За адресом могут следовать один или более информационных байтов (в направлении, определённом флагом ), биты которых стробируются сигналом SCL из «Master»-устройства.

НЕ нашли? Не то? Что вы ищете?

При совершении операции чтения «Master»-абонент должен сопровождать прочитанный байт сигналом , если необходимо прочитать следующий байт, и не выдавать сигнала , если собирается закончить чтение пакета (см. рисунок Г.6б).

7 – Формат операции чтения/записи

ПРИЛОЖЕНИЕ Д

Блок памяти

В состав микроконтроллерных устройств нередко включают запоминающие устройства (ЗУ). ЗУ характеризуются объёмом хранимой информации, разрядностью, способом подключения (с параллельным или последовательным интерфейсом).

Структурная схема лабораторного стенда для изучения ЗУ состоит из блока памяти, блока управления и персонального компьютера.

1 – Структурная схема стенда для изучения блока памяти

Блок памяти управляется блоком управления (внутрисхемным эмулятором). В свою очередь, блок управления соединен с персональным компьютером, посредством аппаратной поддержки и специального программного обеспечения. Данная связь необходима для записи в память и чтения из нее.

Схема электрическая принципиальная блока памяти приведена в

В данном лабораторном стенде используется микросхема памяти AT25160 фирмы Atmel, размер памяти 2 килобайта. Назначение выводов представлено ниже:

SI – вход последовательных данных;

SCK – вход тактования (до 3МГц);

CS – вход выбора микросхемы;

WP – защита от записи;

SO - выход последовательных данных.

Обмен данными производится по SPI интерфейсу.

Д.1 Описание SPI интерфейса

После выбора микросхемы низким уровнем сигнала CS первый принятый байт интерпретируется как инструкция, определяющая, какие операции будут производиться в дальнейшем. Если микросхема не выбрана, данные не будут приняты, и вывод SO останется в высокоимпедансном состоянии.

Д.2 Описание функций

AT25160 использует восьмибитовый регистр инструкции.

Список инструкций и их кодов содержится в таблице Д.1. Все инструкции, адреса и данные передаются старшими битами вперед после изменения состояния CS из высокого в низкое.

1 – Список инструкций для АТ25160

Название инструкции	Формат инструкции	Выполняемая операция
WREN	0000X110	Установка бита разрешения записи
WRDI	0000X100	Сброс бита разрешения записи
RDSR	0000X101	Чтение регистра статуса
WRSR	0000X001	Запись в регистр статуса
READ	0000X011	Чтение данных из массива памяти
WRITE	0000X010	Запись данных в массив памяти

Инструкция WREN. После подачи напряжения питания микросхема остается закрытой для программирования. Программирование микросхемы разрешается после подачи кода WREN. Временные диаграммы инструкции WREN приведены на рисунке Д.2.

2 – Временные диаграммы инструкции WREN

Инструкция WRDI. Используется для защиты микросхемы памяти от ошибочной записи. WRDI отключает любое программирование режимов. Инструкция WRDI независима от WP.

Инструкция RDSR обеспечивает доступ к регистру статуса (таблица Д.2, таблица Д.3).

2 – Структура регистра статуса

Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
WPEN	X	X	X	BP1	BP0	WEN

3 – Назначение битов регистра статуса

Биты	Назначение
Бит 0 ()	Бит 0 = 0 указывает на то, что микросхема находится в режиме готовности. Бит 0 = 1 указывает на то, что происходит цикл записи
Бит 1 (WEN)	Бит 1 = 0 указывает на то, что микросхема находится не в режиме записи. Бит 1 = 1 указывает на то, что микросхема находится в режиме записи
Бит 2 (BP0)	Смотреть таблицу Д.4
Бит 3 (BP1)	Смотреть таблицу Д.4
Бит 4-6	Не используются во внешнем режиме записи
Бит 7 (WPEN)	Смотреть описание инструкции WRSR

Режимы готовности, неготовности и разрешения записи в микросхему могут быть определены с помощью RDSR. Так же можно узнать объем блока защищенного от записи. Этот объем устанавливается инструкцией WRSR. Временные диаграммы инструкции RDSR приведены на рисунке Д.3.

3 – Временные диаграммы инструкции RDSR

Инструкция WRSR предназначена для выбора блока памяти, защищенного от записи (таблица Д.4).

4 – Биты защиты блока памяти

Биты регистра статуса	Адрес блока защищенной памяти
BP1	BP0
0	0	нет
0	1	0600–07FF
1	0	0400–07FF
1	1	0000–07FF

В выбранном блоке данные доступны только для чтения. Также эта инструкция используется для включения и отключения функций WP с использованием бита WPEN. Аппаратная защита включена, когда на WP логический «0» и WPEN = 1, и отключена, когда на WP логическая «1» или WPEN = 0. По умолчанию WPEN=0. Временные диаграммы инструкции WRSR приведены на рисунке Д.4.

4 – Временные диаграммы инструкции WRSR

Инструкция READ. При чтении, данные из микросхемы поступают на вывод SO. После выбора микросхемы через вход SI передается код операции чтения, затем адрес (А15-А0). После передачи последнего бита адреса все дальнейшее изменения состояния на SI игнорируется. Данные выдаются через SO старшими битами вперед (рисунок Д.5). Если требуется считать только один байт, необходимо перевести CS в логическую единицу, иначе счетчик адреса автоматически увеличивается, и на выход подается следующий байт.

5 – Временные диаграммы инструкции READ

Инструкция WRITE. Чтобы записать информацию в память, необходимо выполнить две инструкции. Первая WREN, вторая WRITE. После выбора микросхемы подается код процедуры записи, затем адрес (А15-А0), после чего подаются данные (D7-D0) через вход SI. Запись начинается в момент перевода CS в логическую «1» после прихода младшего бита данных в момент, когда SCK еще в логическом «0» (рисунок Д.6). В момент записи все другие операции, кроме RDSR, запрещены. С помощью RDSR можно узнать, закончилась запись или нет.

6 – Временные диаграммы инструкции WRITE

В данной микросхеме организована 32-байтная постраничная память. После подачи данных счетчик адреса автоматически увеличивается. Если записывается больше 32 байт, счетчик сбрасывается на начальный адрес (переданный перед началом записи) и информация будет перезаписана.

ПРИЛОЖЕНИЕ Е

Блок АЦП

Аналого-цифровые преобразователи (АЦП) применяются в измерительных системах и измерительно-вычислительных комплексах для согласования аналоговых источников измерительных сигналов с цифровыми устройствами обработки и представления результатов измерения.

Различным методам построения АЦП соответствуют устройства, различающиеся по точности, быстродействию, помехозащищенности, сложности реализации. Одним из наиболее распространенных является метод поразрядного уравновешивания, называемый также методом последовательного приближения. В АЦП, построенном этим методом, код в регистре результата меняется так, чтобы обеспечить по возможности быстрое уравновешивание входного напряжения или тока напряжением или током, получаемым с выхода ЦАП, присоединенного к упомянутому регистру. Уравновешивание начинается со старшего разряда. В этом разряде вначале устанавливается единица и оценивается знак разности преобразуемого сигнала и уравновешивающего сигнала, формируемого в ЦАП. Если выясняется, что уравновешивающий сигнал меньше преобразуемого, то установленная в старшем разряде единица в дальнейшем сохраняется, а если больше - то единица сбрасывается, т. е. в дальнейшем в этом разряде будет сохраняться нуль. Далее таким же образом проверяется, нужна ли единица в соседнем младшем разряде регистра. И так уравновешивание продолжается до тех пор, пока не будут опрошены все разряды регистра, включая самый младший. Указанная программа уравновешивания реализуется с помощью логических цепей, входящих в состав регистра результата, называемого в данном случае регистром последовательного приближения. На входы этого регистра поступают тактовые импульсы и выходной сигнал компаратора, сравнивающего преобразуемый сигнал и уравновешивающий сигнал с выхода ЦАП.

Структурная схема лабораторного стенда для изучения работы АЦП (рисунок Е.1) состоит из блоков усиления, сравнения, задания напряжения, коррекции результата, блока управления и персонального компьютера.

1 - Структурная схема стенда для изучения блока АЦП

Блок задания напряжения позволяет настроить измеряемое напряжение. С помощью блока коррекции результата можно полученное значение оцифрованного напряжения сделать более точным. АЦП имеет внутренний ЦАП. Блок сравнения сравнивает значения с выходов блока усиления и блока задания напряжения. Блок усиления усиливает сигнал с выхода ЦАП.

Блок управления соединен с персональным компьютером посредством аппаратной поддержки и специального программного обеспечения. Данная связь необходима для запуска АЦП.

Схема электрическая принципиальная стенда для изучения блока АЦП приведена в

На элементах R1 и DA1 собран блок задания напряжения. Резистор R1 служит для изменения измеряемого напряжения. На элементах DD2, R2 и DA2 собран блок коррекции результата. Резистор R2 служит для уменьшения погрешности результата измерений. На компонентах DD1 (КР531ЛН1) и DD2 (КР572ПВ1) собран АЦП.

Микросхема КР572ПВ1 является двенадцатиразрядным АЦП. Она имеет выходные каскады с тремя состояниями (0, 1 и высокоимпедансное), благодаря чему может выдавать информацию на системную шину контроллера. Более того, кодовые выводы АЦП могут использоваться не только для вывода, но и для ввода дискретных сигналов, т. е. этот АЦП имеет двунаправленный кодовый канал. Возможность записать внешний код в выходной регистр позволяет использовать данную микросхему также в качестве цифро-аналогового преобразователя. Переключение кодового канала на ввод или на вывод производится сигналом, подаваемым на вход V (режим): если V=0, то осуществляется вывод кода, если V=l, то ввод. Перевод кодового канала в высокоимпедансное состояние производится подачей нулевого сигнала на входы LE (управление восемью младшими разрядами канала) и НЕ (управление четырьмя старшими разрядами). Благодаря наличию этих входов информация с АЦП может выводиться побайтно на восьмиразрядную шину данных.

Работа преобразователя синхронизируется тактовыми импульсами, подаваемыми на вход С. Частота этих импульсов не должна быть более 250 кГц.

Для построения АЦП микросхему К572ПВ1 нужно дополнить источником опорного напряжения UR, операционным усилителем DА2 (УД608) и компаратором DА1 (К554СА3). ОУ DА2 используется для преобразования в напряжение выходного тока I1, входящего в микросхему ЦАП. Выход дополняющего тока I2 и вывод последнего резистора (вывод I3) ЦАП соединяются с общим проводом. В качестве резистора обратной связи усилителя DА2 используется один из резисторов, входящих в микросхему. В распоряжении пользователя имеются четыре таких резистора, сопротивления которых соотносятся по двоичному закону: 2R, R, R/2, R/4 (R » 10 кОм).

Компаратор DА1 сравнивает выходное напряжение ЦАП, снимаемое с выхода DА2, с преобразуемым напряжением UR1. Результат сравнения подается на вход CI (сравнение) АЦП и используется для управления внутренним регистром последовательного приближения.

Запуск АЦП производится положительным импульсом, подаваемым на вход ST (старт). Весь цикл преобразования длится 28 периодов тактовых импульсов: два периода — сброс, 24 периода — реализация программы последовательного приближения и два периода — формирование положительного импульса на выходе DR (готовность данных). Цикл преобразования АЦП может быть закончен досрочно путем подачи повторного импульса запуска на вход ST. Таким образом, сокращается время преобразования и соответственно разрядность АЦП. Если требуется организовать циклическую работу АЦП, то соединяются между собой выход ZO (выход цикла) и вход ZI (вход цикла).

ПРИЛОЖЕНИЕ Ж