Формирователь импульсов

Федеральное государственное автономное

образовательное учреждение

высшего профессионального образования

«СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»

Институт космических и информационных технологий

Кафедра «Вычислительная техника»

КУРСОВОЙ ПРОЕКТ

Формирователь импульсов

Пояснительная записка

Руководитель _____________ _________

подпись, дата

Студент ЗКИ 11-07Б _____________ _________

подпись, дата

Красноярск 2013

Техническое задание

Разработать специализированный распределитель импульсов (РИ), вырабатывающий девять выходных сигналов (Z1 – Z6), работающий в трех режимах (останов, ждущий и автоколебательный). Разрабатываемый узел должен быть конструктивно и схемотехнически реализован в виде ТЭЗа, подключаемого на внешний интерфейс с двухразрядной шиной данных (D0, D1) и двумя управляющими сигналами (С1, С2). Выходные сигналы узла (Z1 – Z6) выводятся также на разъём. Для управления режимами работы узла в него с шины данных по сигналу С1 записывается код операции, а сигнал С2 является импульсом запуска.

Разработать специализированный распределитель импульсов (РИ), вырабатывающий девять выходных сигналов (Z1 – Z6), работающий в трех режимах (останов, ждущий и автоколебательный). Разрабатываемый узел должен быть конструктивно и схемотехнически реализован в виде ТЭЗа, подключаемого на внешний интерфейс с двухразрядной шиной данных (D0, D1) и двумя управляющими сигналами (С1, С2). Выходные сигналы узла (Z1 – Z6) выводятся также на разъём. Для управления режимами работы узла в него с шины данных по сигналу С1 записывается код операции, а сигнал С2 является импульсом запуска.

Данные на шинах D0, D1 передаются в прямом коде, а сигналы управления (C1, C2) импульсные и инверсные, т. е. активным является низкий потенциал на шине управления.

Цикл работы распределителя импульсов состоит из 20 тактов (тактовых импульсов, поступающих с тактового генератора по шине CLK). В каждом такте происходит формирование определённого выходного сигнала Zi, согласно следующей таблице:

Зада-ние	Варианты схем	Критерий	Длина цикла	Номера импульсов, проходящих на выходы распределителя
Z1	Z2	Z3	Z4	Z5	Z6
76	Сх.1 Сх.3 Сх.4	Pmin Iвых0= 32мА	20	6,16	5,7, 15,17	4,8, 14,18	3,9, 13,19	2,10, 12,20	1,11

Тактовая частота – 6МГц.

Схема должна обеспечить коэффициент нагрузки – Kн=20 (Iвых=32 мА).

Временная диаграмма работы разрабатываемого узла:

Содержание

Техническое задание……………………………………………………………... Содержание……………………………………………………………………...... Введение…………………………………………………………………………… 1 Сравнительный анализ возможных вариантов реализации узла……………. 2 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем………………………………………………….. 3 Выбор наилучшего варианта реализации по заданному критерию…………. 4 Описание используемых интегральных схем………………………………… 5 Разработка принципиальной электрической схемы узла…………………….. 5.1 Основная диаграмма работы узла ……………………………………… 5.2 Разводка цепей питания и их фильтрация……………………………… 5.3 Решение проблемы неиспользованных входов и свободных элементов……………………………………………………………………... 5.4 Расчет параметров дополнительных элементов схемы……………....... 6 Анализ переходных процессов и оценка предельного быстродействия……. 7 Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его элементов……………………………………………………………………………. 8 Расчёт площади………………….………………………………………………. Заключение …………………………………..…………………………………… Список используемой литературы……………………………………………… Приложения: Схема электрическая принципиальная Перечень элементов Сборочный чертеж

2 3 4 5 6 9 10 13 13 14 14 14 15 15 16 17 18

Введение

Развитие и совершенствование полупроводниковых приборов характеризуется повышением рабочих частот и увеличением допустимой мощности. Первые транзисторы обладали ограниченными возможностями (предельные рабочие частоты порядка сотни килогерц и мощности рассеяния порядка мвт) и могли выполнять лишь некоторые функции электронных ламп. Для того же диапазона частот были созданы транзисторы с мощностью в десятки ватт. Позднее были созданы транзисторы, способные работать на частотах до 5 МГц и рассеивать мощность порядка 5 вт, а уже в 1972 г. были созданы образцы транзисторов на рабочие частотыМГц с мощностями рассеивания, достигающими 100 вт и более. Маломощные же транзисторы (до 0,5 - 0,7 вт) могут работать на частотах свыше 500 МГц. Позже появились транзисторы, работающие на частотах порядка 1000 МГц. Одновременно велись работы по расширению диапазона рабочих температур. Транзисторы, изготовленные на основе германия, имели первоначально рабочие температуры не выше +55; 70°С, а на основе кремния - не выше +100; 120 °С. Созданные позже образцы транзисторов на арсениде галлия оказались работоспособными при температурах до +250 °С, и их рабочие частоты в итоге дошли до 1000 МГц. Есть транзисторы на карбиде, работающие при температурах до 350 °С. Транзисторы и полупроводниковые диоды по многим показателям в 70-е годы превосходили электронные лампы и в итоге полностью вытеснили их из областей электроники.

Перед проектировщиками сложных электронных систем, насчитывающих десятки тысяч активных и пассивных компонентов, стоят задачи уменьшения габаритов, веса, потребляемой мощности и стоимости электронных устройств, улучшения их рабочих характеристик и, что самое главное, достижения высокой надёжности работы. Эти задачи успешно решает микроэлектроника - направление электроники, охватывающее широкий комплекс проблем и методов, связанных с проектированием и изготовлением электронной аппаратуры в микроминиатюрном исполнении за счёт полного или частичного исключения дискретных компонентов.

Основной тенденцией микроминиатюризации является “интеграция” электронных схем, т. е. стремление к одновременному изготовлению большого количества элементов и узлов электронных схем, неразрывно связанных между собой. Поэтому из различных областей микроэлектроники наиболее эффективной оказалась интегральная микроэлектроника, которая является одним из главных направлений современной электронной техники. Сейчас широко используются сверхбольшие интегральные схемы, на них построено всё современное электронное оборудование, в частности ЭВМ и т. д.

Данный курсовой проект предназначен для изучения процесса создания цифровых узлов на микросхемах малой и средней степени интеграции. В процессе работы над курсовым проектом будет разработано устройство (узел), реализующий функции распределителя импульсов.

1 Сравнительный анализ возможных вариантов

реализации узла

Сигналы D0 D1 управляют режимом работы узла (D0=D1=1 – автоколебательный; D0=0, D1=1 – ждущий; D1=0 – останов (выполняется без сигнала С2 после завершения текущего цикла)).

Сигналы С1 инверсный – является сигналом записи кода операции с входов D0, D1.

Сигнал C2 инверсный – сигнал запуска новой команды, по завершению предыдущей.

Структурная схема:

Данное устройство может быть реализовано пятью различными способами в зависимости от выбора основного узла:

1. На основе двоичного счетчика и дешифратора.

2. На основе сдвигающего регистра (кольцевой счетчик)..

3. На основе счетчика Джонсона.

4. На основе реверсивного двоичного счетчика и дешифратора.

5. На основе реверсивного сдвигающего регистра.

Из пяти возможных реализаций данного узла рассмотрим схемы: на основе двоичного счетчика и дешифратора; на основе счетчика Джонсона; на основе реверсивного двоичного счетчика и дешифратора.

2 Описание возможных вариантов реализации

разрабатываемого узла на уровне функциональных схем

Распределитель импульсов состоит из регистра команд, схемы синхронизации, основного узла и комбинационной схемы. Для управления режимами работы узла в регистр команд с шины данных по инверсному сигналу С1 записывается код операции. Запуск схемы осуществляется по инверсному сигналу С2.

Регистр команд состоит из двух D-триггеров(DD1). Он хранит код операции, которая записывается по инверсному сигналу С1 и хранит её до следующего инверсного сигнала С1. Схема синхронизации двух D-триггеров.

На рис.1 представлена схема распределителя импульсов на основе счетчика и дешифратора.

На первом этапе, при подаче питания, все триггеры схемы переходят в состояния логического нуля (кроме DD3_1). При появлении инверсного импульса С2 (в “ждущем” или “автоколебательном” режиме) в триггер DD3_1 записывается “0”, это ведет к установке “1” на инверсном выходе триггера, как следствие прекращается обнуления счетчика. Счетчик начинает считать в течение 20 тактов. По завершению 20 такта по сигналу обратной связи в триггер DD3_1 записывается “0”, если распределитель импульсов работает в автоколебательном режиме и “1”, если в ждущем. Если на инверсном выходе триггера DD3_1 “1”, то в счетчик записывается “1” и запускается новый цикл, иначе распределитель импульсов ждет пока не придет сигнал (С2) на выполнение следующей команды находящийся в триггерах DD1_1 и DD1_2.

Комбинационная схема формирует из сигналов с выходов дешифраторов DD6, DD7, DD8 (на входы которых подается информация с выходов счетчика) с необходимым коэффициентом нагрузки.

Рисунок 1 − Схема распределителя импульсов на основе счетчика и дешифратора.

На рисунке 2 представлена схема распределителя импульсов на основе счетчика Джонсона.

При приходе падающего фронта сигнала С1 происходит запись, в регистр команд DD1, значений с входов D0 и D1. После этого при появление низкого потенциала на входе С2 (в “ждущем” или “автоколебательном” режиме) по нарастающему фронту ГТИ триггер DD2_1 устанавливается в единицу, что исключает обнуление регистров(DD5-DD7). На входе(D0) триггера DD5 появляется логическая единица, по второму синхроимпульсу эта единица переписывается в следующий разряд регистра, а в младший разряд опять записывается единица и подается туда еще в течение следующих 11 тактов. Когда на выходе Q9 триггера DD7появится уровень логической единицы на вход(D0) триггера DD5 поступает логический ноль.

На 20 такте по сигналу обратной связи, который формируется на инверсном выходе триггера DD7, в соответствии с текущим кодом операции в триггер DD2_1 записывается логический ноль или логическая единица (автоколебательный режим – “1”; ждущий режим – “0”). Если была записана “1”,то по приходу очередного тактового импульса в младший разряд триггера DD5 запишется логическая единица и начинает формироваться новая цепочка импульсных сигналов. Если был записан логический ноль, то триггер DD5 – DD7сбросятся в ноль; и распределитель импульсов ждет появления логической единицы на выходе триггера DD2_1. Команда “останов” выполняется без сигнала С2 после завершения текущего цикла.

Комбинационная схема формирует импульсы из сигналов с выходов триггеров DD5-DD7 с необходимым коэффициентом нагрузки.

На рисунке 3 представлена схема распределителя импульсов на основе реверсивного двоичного счетчика и дешифратора.

При приходе команды “Автоколебательный ” или “Ждущий” и записи ее в регистр команд(DD1_1, DD1_2), по низкому потенциалу сигнала С2, система начинает генерировать цепочку заданных импульсов. При приходе сигнала старта, в счетчик DD5 поступает низкий потенциал на вход EWR. По этому сигналу в счетчик записывается единица (начальное состояние распределителя импульса). После записи низкий потенциал с входа EWR снимается, и счетчик начинает считать, увеличивая свое значение по каждому импульсу с генератора CLK. Направление счета определяет счетчик DD9. При достижении «крайнего значения» на инверсном выходе мультиплексора DD8 появляется возрастающий фронт, который переводит счетчик DD9 в следующее положение, за счет чего происходит смена потенциала на входе U/D счетчика DD5. Это приводит к смене направления счета. На дешифраторе DD6 происходит дешифрация значений счетчика. Элементы DD10 и DD11 инвертируют сигналы с выходов дешифратора, и обеспечивает необходимый коэффициент нагрузки. Нужная последовательность сигналов достигается путем изменения опрашиваемых сигналов на мультиплексоре DD8.

 

Рисунок 3 − Схема распределителя импульсов на основе реверсивного двоичного счетчика и дешифратора.

3 Выбор наилучшего варианта реализации по заданному критерию

Для расчёта средней потребляемой мощности, требуется подсчитать сумму произведений напряжения питания – на средний ток потребления каждой микросхемы.

Потребляемая мощность всех схем и элементов схем приведена ниже:

На основе двоичного счетчика и дешифратора
Микросхема	Тип ИС	Средний ток ИС	Суммарный ток
DD1	КР1533ТМ2	4	4
DD2	KR1533LA3	1,93	1,93
DD3	KR1533TV15	4	4
DD4	KR1533IE10	21	21
DD5	K155LA12	35	35
DD6-DD8	KR1533ID7	10	30
DD9	KR1533LA1	0,95	0,95
DD10	KR1533LA1	0,95	0,95
Итого:	–	–	97,83

Рп=97,83·5= 489,15мВт

На основе счетчика Джонсона
Микросхема	Тип ИС	Средний ток ИС	Суммарный ток
DD1, DD2	КР1533ТМ2	4	8
DD3	KR1533LA3	1,93	1,93
DD4	KR1533LE1	3,1	3,1
DD5-DD7	KR1533TM8	14	42
DD8-DD10, DD13	KR1533LR13	1,4	5,6
DD11, DD14	K155LA12	35	70
DD12	KR1533LR11	1,7	1,7
Итого:	–	–	132,33

Рп=132,33·5= 661,65мВт

На основе реверсивного двоичного счетчика и дешифратора.
Микросхема	Тип ИС	Средний ток ИС	Суммарный ток
DD1, DD2	КР1533ТМ2	4	8
DD3	KR1533LA3	1,93	1,93
DD4	KR1533LI3	2,4	2,4
DD5	K155IE17	34	34
DD6	KR1533ID7	10	10
DD7	KR1533LA4	1,4	1,4
DD8	KR1533KP7	12	12
DD9	KR1533IE19	24	24
DD10, DD11	K155LA12	35	70
Итого:	–	–	163,73

Рп=163,73·5= 818,65мВт

Проведя расчеты наиболее подходящей по критерию оптимизации (Pmin) является схема: двоичного счетчика и дешифратора.

4 Описание используемых интегральных схем

При реализации оптимальной схемы использовались схемы серии 1533 и 155. Микросхемы серии 1533 схожи по своим свойствам и структуре с зарубежным аналогом 74АLS, где используются транзисторы “Изопланар 2”, где граничная частота достигает 5Ггц, в то время как у обычного транзистора она не достигает и 1.7Ггц. Серии данной архитектуры потребляют малую мощность. Серию 1533 относят к архитектуре (ТТЛШ), в то время как за рубежом аналоги данной серии АLS относят к более высокому порядку. Дословно ALS: А – сверхбыстрые, L – маломощные, S – с барьером Шоттки.

Описание использованных интегральных схем:

	Р1533ТВ15 Два JK-триггера Аналог SN74ALS109. Микросхема представляет собой два независимых JK - триггера, срабатывающих по положительному фронту тактового сигнала. Низкий уровень напряжения на входах установки или сброса устанавливает выходы триггера  в соответствующее состояние вне зависимости от  состояния на других входах (C, J и K). Корпус DIP16, технические условия бК0.348.806-13ТУ, Iпср=4 мА, Тзср=17 нС, функции 2*JK, RS, FF
	К1533ЛА3. Четыре логических элемента 2И-НЕ. Аналог SN74LS37. Микросхема содержит четыре идентичных логических элемента со стандартными активными выходами, выполняющих Булевы функции или в положительной логике. Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=1,93 мА, Тзср=9,5 нС, функции 4*2
	КР1533ИЕ10 Четырехразрядный двоичный счетчик с асинхронной установкой в состояние логического нуля   Аналог - SN74ALS161A. Микросхема КР1533ИЕ10 представляет собой четырехразрядный двоичный  счетчик с асинхронным сбросом. В микросхеме предусмотрена возможность предварительной записи информации. Работа КР1533ИЕ10 определяется тремя управляющими входами P1, V1,V2. Низкий уровень напряжения на входе V2 разрешает предварительную установку счетчика в состояние, определяемое  логическими уровнями на информационных входах. Установка проводится синхронно по переднему фронту синхроимпульса. Корпус DIP16, технические условия бКО.348.806-27ТУ, Iпср=21 мА, Тзср=27 нС, функция 4P, M2, СИНХР.
	КР1533ТМ2. Два D - триггера синхронных с дополняющими выходами. Аналог SN74ALS74A. Микросхема содержит два независимых D - триггера, срабатывающих по положительному фронту тактового сигнала. Низкий уровень напряжения на входах установки или сброса устанавливает выходы триггера в соответствующее состояние вне зависимости от состояния на других входах (C и D). При наличии на входах установки и сброса напряжения высокого уровня для правильной работы триггера требуется предварительная установка информации по входу данных относительно положительного фронта тактового сигнала, а также соответствующая выдержка информации после подачи положительного фронта синхросигнала. Корпус DIP14, технические условия бК0.348.806-02ТУ, Iпср=4 мА, Тзср=17 нС, функции 2*D, RS, FF.
	КР1533ИД7  Дешифратор - демультиплексор 3 на 8   Аналог - SN74ALS138. Микросхема КР1533ИД7 представляет собой дешифратор/демультиплексор 3 на 8. При работе микросхемы в качестве дешифратора входы D1, D2, D4 являются информационными , а входы С1, ,  играют роль стробирующих. При работе микросхемы в качестве демультиплексора 1-8 входы D1, D2, D4 являютсяселектирующими и подача на них соответствующего  кода позволяет сигналу проходить от информационного входа к выбранному выходу. Роль информационного входа играет С1, а  и  являются стробирующими. Корпус DIP16, технические условия бКО.348.806-08ТУ, Iпср=10 мА, Тзср=20 нС, функция 3->8 К155ЛА12. Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью. Аналог микросхемы К155ЛА12 - SN7437. Микросхема содержит четыре идентичных логических элемента со стандартными активными выходами, выполняющих Булевы функции или в положительной логике. Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=35мА, Тзср=18,5 нС, функции 4*2, +48мА

КР1533ЛА1 Два логических элемента 4И-НЕ   Аналог SN74ALS20A. Микросхема содержит два идентичных логических элемента со стандартными активными выходами, выполняющих Булеву функцию  или  в положительной логике. Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=0,95 мА, Тзср=10,5 нС, функции 4*2.

5 Разработка принципиальной электрической схемы узла

5.1 Основная диаграмма работы узла

На первом этапе, при подаче питания, все триггеры схемы переходят в состояния логического нуля (кроме DD3_1). При появлении инверсного импульса С2 (в “ждущем” или “автоколебательном” режиме) в триггер DD3_1 записывается “0”, это ведет к установке “1” на инверсном выходе триггера, как следствие прекращается обнуления счетчика. Счетчик начинает считать в течение 20 тактов. По завершению 20 такта по сигналу обратной связи в триггер DD3_1 записывается “0”, если распределитель импульсов работает в автоколебательном режиме и “1”, если в ждущем. Если на инверсном выходе триггера DD3_1 “1”, то в счетчик записывается “1” и запускается новый цикл, иначе распределитель импульсов ждет пока не придет сигнал (С2) на выполнение следующей команды находящийся в триггерах DD1_1 и DD1_2.

Комбинационная схема формирует из сигналов с выходов дешифраторов DD6, DD7, DD8 (на входы которых подается информация с выходов счетчика) с необходимым коэффициентом нагрузки.

5.2 Разводка цепей питания и их фильтрация

Для обеспечения надежной работы схемы и увеличения помехоустойчивости напряжение питания в цепи в цифровых устройствах обязательно фильтруются. Как правило, используется простейший способ фильтрации – при помощи конденсаторов. В состав ТЭЗа вводятся:

- один низкочастотный электрический конденсатор значительной емкости по каждой из шин питания (используются конденсаторы типа К50, К52, К53, или подобные им). При разработке был использован конденсатор К50-16A на 10мкФ.

- один высокочастотный конденсатор, емкостью 0,1-1мкФ на каждые 2-5 корпусов интегральных схем (конденсаторы типа КМ5, КМ6). В данной реализации используется КМ5 на 0,33мкФ.

Так как в схеме используется 11 корпусов, следовательно, мы используем 4 высокочастотных конденсатора.

5.3 Решение проблемы неиспользованных входов и свободных элементов

В логических элементах реализующих операции «И» свободные входы можно объединять с соседними, однако, при этом необходимо учитывать, что коэффициент нагрузки по входу увеличивается. Входы, на которых должна быть постоянно логическая единица, и прочие неиспользуемые входы подключаем через резистор R1, номиналом 10 кОм, к плюсу источника питания.

5.4 Расчет параметров дополнительных элементов схемы

Для первоначальной инициализации схемы в момент включения питания используется схема, состоящая из резистора и конденсатор. Необходимо, чтобы задержка импульса составляла 100мс., из этого условия рассчитаем параметры элементов цепочки сброса по питанию.

R1 – МЛТ–0.25–10кОм, C1 – К53–18–10мкФ.

Фильтрующие конденсаторы: С3-С6 – КМ6a–0.33мкФ; С2 – К53–18–10мкФ.

6 Анализ переходных процессов и оценка предельного быстродействия

Необходимо определить максимально длинную цепь, элементы которой должны иметь наибольшее время задержки прохождения сигнала. В разрабатываемом узле – это цепь элементов обратной связи: DD10_2, DD3_1, DD4, DD6.

Tз= 10,5нс + 17нс+27нс + 20 нс = 74,5нс

По техническому заданию тактовая частота должна быть не менее 6 МГц или схема должна срабатывать за 167нс. Из этого можно сделать вывод о том, что полученная схема распределителя тактовых импульсов соответствует требованиям по быстродействию.

7 Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его элементов

При симметричном сигнале с ГТИ (относительная длительность 167 нс) используется вариант, представленный на рисунке 4. Частота генерации ориентировочно может быть оценена по выражению F=1/(1.6·R2·С7), причем номинал резистора R для выполнения условия возникновения генерации должен быть 2-5кОм (для серии К1533). Пусть R2=4,7кОм, тогда С7=1/(1.6·4,7кОм·6МГц) = 1/45,12 * 109 = 0,022163 * 10-9 ≈ 22,16пФ, возьмем номинальное значение из стандартного ряда E24, тогда С7=22пФ. DD15 – KR1533 LA3.

Рисунок 4 – Генератор тактовых сигналов

8 Расчёт площади

 

Микросхемы, используемые в выбранном варианте:

На основе двоичного счетчика и дешифратора
Микросхема	Тип ИС	Корпус	Площадь
DD1	КР1533ТМ2	DIP14	146,25
DD2	KR1533LA3	DIP14	146,25
DD3	KR1533TV15	DIP16	161,25
DD4	KR1533IE10	DIP16	161,25
DD5	K155LA12	DIP14	146,25
DD6-DD8	KR1533ID7	DIP16	483,75
DD9, DD10	KR1533LA1	DIP14	292,5
DD11	KR1533LA3	DIP14	146,25
Итого:	–	–	1683,75

В итоге площадь получается 1683,75 мм2.

Заключение

В данном курсовом проекте был разработан формирователь импульсов, реализованный различными вариантами. Самым подходящим по критерию оптимизации(Pmin) является узел, реализованный на основе двоичного счетчика и дешифратора. Он имеет самую меньшую потребляемую мощность – 489,15 мВт.

Спроектированный узел полностью удовлетворяет техническому заданию:

частота выдаваемых сигналов 6 МГц, нагрузочная способность 11 стандартных элементов ТТЛ.

Список использованных источников

1 Иванов ЭВМ. Проектирование цифровых узлов на

интегральных схемах средней ступени интеграции: учеб. пособие. –

Красноярск: ИПЦ КГТУ, 2006. – 190 с.

2 Угрюмов и узлы ЭЦВМ: учеб. пособие для вузов.- М.:Высш. шк., 1976.

3 “Основы электронной и полупроводниковой техники”.

Изд. 2-е, доп. М., “Энергия”, 1972 гс.