А. Л. ЗУЕВ
НИИ системных исследований РАН, Москва
СНИЖЕНИЕ ТОКОВ УТЕЧКИ В БЛОКАХ СОЗУ
Рассмотрены методики сокращения токов утечки в статических блоках памяти, выполненных по технологии 180нм и ниже. Предложены схемотехнические и конструктивные решения, позволяющие сократить токи утечки на 10..40%. Показаны результаты схемотехнического моделирования предложенных решений с учетом топологической реализации, при вариации температуры и технологических параметров.
