Построение памяти повышенной надежности (стр. 2 )

Метод основан на применении кода КО-ОД и позволяет исправлять большинство двойных неисправимых ошибок. Алгоритм работы схемы имеет много общего с первым методом исправления одиночных ошибок, но основан на запоминании синдромов жестких исправимых одиночных ошибок в специальной памяти, построенной на основе ассоциативного запоминающего устройства (АЗУ) (рис. 7).

Запись в ОП выполняется аналогично предыдущим методам.

Чтение из ОП

1. При считывании из ОП одновременно осуществляется обращение к АЗУ для ассоциативного поиска по всем адресам с чтением синдрома первой одиночной ошибки при формировании признака совпадения АÎTeg.

2. Если адрес не принадлежит тегу (совпадения не найдено), то при одиночной ошибке ее синдром ST-S0 и адрес ячейки ОП (Теg) записываются в АЗУ, а одиночная ошибка и КК нечетности исправляются средствами кода КО-ОД.

3. Если при считывании сформирован сигнал двойной ошибки и AÏTeg, то вырабатывается сигнал прерывания от схем контроля о неисправимой ошибке (двойная ошибка обнаружена в момент ее возникновения).

4. Если AÎTeg и выработан сигнал одиночной ошибки, то она исправляется схемой коррекции кода КО-ОД, а ее синдром вновь записывается в АЗУ на место старого синдрома, так как при первой записи синдрома ошибка могла быть вызвана случайным самоустранимым сбоем и в дальнейшем произойдет неправильное исправление ошибки. Если новый синдром равен нулю, то в ячейке АЗУ соответствующий бит достоверности данных сбрасывается. Также выполняется коррекция КК нечетности одного из байт слова.

5. Если AÎTeg и выработан сигнал двойной ошибки, то начинает работу схема последовательной коррекции:

¨ первая ошибка корректируется по информации из АЗУ памяти синдромов ST'-S0', и исправленное слово вновь записывается в RgDO для формирования нового кода СТ-С0н и синдрома ошибки ST-S0;

¨ оставшаяся одиночная ошибка и КК нечетности исправляются схемой коррекции кода КО-ОД по вновь сформированному синдрому оставшейся одиночной ошибки.

Схема управления коррекцией известной жесткой ошибки, хранимой в АЗУ, запускается схемой классификации типа ошибки.

Заметим, что для всех трех вариантов схем контроля при считывании информационного слова осуществляется только формирование КК по нечетности, а непосредственно контроль передачи информации по нечетности будет выполнен в процессоре после передачи считанных данных из ОП в процессор (приемник).

Алгоритмические методы исправления двойных ошибок

Двойные неисправимые ошибки могут быть частично исправлены методами алгоритмической коррекции неисправимых ошибок, не требующие существенных и дорогостоящих затрат оборудования.

Существуют следующие методы коррекции неисправимых ошибок:

* перезапись в инверсном коде;

* запись в ошибкозащищенном коде;

* последовательная коррекция.

Перезапись в инверсном коде

Алгоритм состоит из следующих шагов.

1) чтение слова W1 из ОЗУ;

2) если в слове W1 обнаружена одиночная ошибка, то она исправляется схемами коррекции КО-ОД и слово передается по назначению;

3) если в слове W1 обнаружена неисправимая ошибка, то в эту же ячейку ОЗУ записывается инверсия считанного слова W2 = ~W1 считанное. Затем слово снова считывается и инвертируется W3 = ~W2 считанное;

4) если в слове W3 схемами контроля обнаружена одиночная ошибка, то она исправляется схемами коррекции КО-ОД, а исправленное слово передается по назначению (и в некоторых алгоритмах записывается в ту же ячейку ОЗУ для устранения ошибки, если при записи был случайный сбой);

5) если ошибок нет, то слово W3 считается безошибочным и передается по назначению;

6) если в слове W3 обнаруживается вновь неисправимая ошибка, то считается, что она алгоритмически неисправима и вырабатывается прерывание от схем контроля.

Пусть в ОЗУ обнаружена двойная ошибка в различных сочетаниях: одна "мягкая" (случайный сбой) и одна "жесткая" (отказ), две "жестких" и две "мягких":

Исходное слово W1 (записанное) 11001100 11001100 11001100 11001100

Тип ошибки Ж М Ж Ж М М ЖЖ

W1 считанное с ошибками 01001101 01001101 01001101 00001100

W2 записанное = ~W1 считанное 1011010

W2 считанное 0011010

W3 = ~W2 считанное 11001101 11001100 01001101 11001100

Синдром жесткой ошибки Одиночная Устранены Двойная Устранены

W1 считанное Å W2 считанное 01111111 01111110 00111111

Из примеров видно, что любая "жесткая" ошибка по алгоритму самоустраняется, а одиночная "мягкая" исправляется аппаратурой КО-ОД. Двойная "мягкая" ошибка является неустранимой (пример 3).

Таким образом, алгоритмическое исправление позволяет корректировать 2Ж + М < d ошибок, где d - минимальное кодовое расстояние корректирующего кода.

Методы обеспечения отказоустойчивости памяти

К методам обеспечения отказоустойчивости ОЗУ относятся:

* разнесение неисправимых двойных ошибок путем логической перестановки адресов неисправных БИС памяти:

à постоянная (ручная) логическая перестановка адресов;

à управляемая логическая перестановка адресов;

à автоматическая логическая перестановка адресов;

¨ подключение резервных ТЭЗ памяти;

¨ алгоритмическая коррекция неисправимых ошибок.

Использование метода разнесения двойных неисправимых ошибок путем логической перестановки адресов неисправных БИС памяти основано на использовании кода КО-ОД путем замены одной двойной ошибки двумя одиночными исправимыми ошибками.

На рис. 8 показано размещение адресов БИС памяти при инверсии некоторых бит адреса, поступающих на адресные входы этих БИС. При такой организации имеет место измененный порядок выборки ячеек ОЗУ в каждой БИС памяти. Например, при RgA=0010 в БИС0 выбирается ячейка с физическим адресом 0010, в БИС, БИС, БИСи т. д.

Таким образом, если на ТЭЗе памяти для каждого адресного входа предусмотреть переключатель с инвертором адресного бита, то при обнаружении двойной ошибки обслуживающий персонал, выполнив переключение адресного входа неисправной БИС памяти, фактически выполнит разнесение двойной ошибки на две одиночные (ручная перестановка). Этот метод наиболее эффективно работает только при использовании однобитных БИС памяти. После ручного переключения адреса обязательно выполняется прогон тестов памяти для определения правильности разнесения всех двойных ошибок, выполняется перезагрузка ОС и прикладных программ, после чего ЭВМ может продолжить работу.

Управляемая логическая перестановка адресов позволяет несколько автоматизировать процедуру переключения (инверсии) адресных бит путем инверсии адресных бит через схему сложения по модулю два (рис. 9), на вторые входы которых подается информация из регистра управления. В зависимости от состояния RgУ на адресные входы БИС памяти информация поступает в прямом или обратном коде. Если в БИС ОЗУ имеется несколько неисправимых ошибок, то возникает задача подбора таких состояний RgУ, которые обеспечили бы разнесение всех неисправимых ошибок.

Для этих целей существуют алгоритмы вычисления значений RgУ.

1. Начальное значение всех RgУi и множества неисправных адресов FP равно нулю (i=1).

2. Формируется множество неисправных адресов:

FPi = FPi-1 È (RgAi Å RgУi).

3. i := i+1. При обнаружении двойной ошибки формируется список запрещенных значений RgУi путем сложения по mod 2 всех изменяемых адресов из множества FPi с очередным адресом неисправной БИС: В=FPi-1 Å RgAi. В качестве значения RgУi выбирается один из кодов, не содержащихся в множестве В.

4. Переход к пункту 2 до тех пор, пока в множестве В не будет неиспользованных кодов для всех RgУi.

RgA ОЗУ (ЛА)	Номер БИС ОЗУ	Состо-яние RgУi	Физический адрес на входах БИС ОЗУ
	0	10101	10010
00111	1	11011	11100
	2	00100	00011
	3	00110	00001

Лабораторные работы № 1, 2

Исследование методов построения высоконадежных ЗУ

Цель работы

Целью лабораторного практикума по исследованию ЗУ повышенной надежности является:

- изучение методов контроля правильности функционирования ЗУ;

- изучение принципов организации и технической реализации этих методов;

- умение оценивать эф­фективность методов контроля и сравнивать их по обнаруживающей способности.

Выполнение лабораторного практикума складывается из домашней подготовки, экспериментальных исследований на лаборатор­ных установках и оформления отчета.

Лабораторный практикум на первые две лабораторные работы включает в себя пять заданий для исследования:

¨ схемы КО-ОД ошибок с использованием кода Хэмминга (КХ);

¨ самоконтролируемой схемы КО-ОД ошибок с использованием КХ;

¨ схемы последовательной коррекции ошибок с использованием КХ;

¨ схемы алгоритмической коррекции ошибок;

¨ схемы логической перестановки адресов.

За первые четыре часа лабораторной работы выполняются первые два задания, за вторые четыре часа – оставшиеся.

Домашняя подготовка

Для домашней подготовки к лабораторному практикуму по исследованию ЗУ повышенной надежности необходимо согласно своему варианту ознакомиться с заданием по разработке микропрограмм для исследования систем кон­троля памяти повышенной надежности. Домашняя подготовка включает: повторение лекционного материала по темам "Автоматический кон­троль правильности функционирования ЭВМ" и "Автоматическое вос­становление вычислительного процесса после машинных ошибок", са­мостоятельное изучение методов контроля ОЗУ и областей примене­ния высоконадежной памяти по литературным источникам [3, 4] и ознакомление с заданием на исследования систем контроля ЗУ в соответ­ствии с номером варианта.

Постановка заданий для проведения лабораторных работ

Варианты заданий на проведение лабораторных исследований представлены в файлах заданий в подкаталоге "ЭСВТ" в классе ПЭВМ и на сайте кафедры. В соответствие с заданным вариантом необходимо:

1) в окне ошибок ввести местоположение ошибок заданной кратности;

2) во входном окне лабораторной установки ввести последовательность выполняемых действий записи и чтения операндов по заданным адресам и алгоритму;

3) выполнить последовательность операций записи и чтения операндов, заданных во входном окне микрокоманд;

4) в процессе исследований проанализировать работу схемы и реакцию системы контроля на заданный тип и местоположение ошибки.

Необходимо особо выделить ситуации, когда система контроля не обнаруживает заданный тип и местоположение ошибки или выполняет неверное исправление ошибки.

При исследовании схем с алгоритмической коррекцией двойных ошибок необходимо разработать подмикропрограмму коррекции ошибки и выявить, какие типы ошибок схема коррекции устраняет алгоритмически, какие с помощью схемы КО-ОД, а какие не в состоянии исправить.

В схемах с логической перестановкой адресов необходимо разнести все двойные ошибки на одиночные, выполнив алгоритм разнесения двойных ошибок. Код в регистрах управления не должен превышать значения , за исключением тех случаев, когда разработчик доказывает, что все кодовые комбинации в регистрах управления исчерпаны.

Экспериментальные исследования

Лабораторные исследования ЗУ повышенной надежности включают ввод, отладку и выполне­ние разработанных микропрограмм.

Настройка системы. Для настройки параметров работы с лабораторными установками используется окно, вызываемое из меню Настройки – Общие параметры. Окно настроек представлено на рис. 10.

В данном окне можно установить следующие настройки:

¨ тип исследуемой схемы;

¨ настройки редактора: сдвиг при удалении и вставке (при редактировании удаление и вставка строк будут действовать до первой пустой строки - изменять не рекомендуется);

¨ выбор варианта для выполнения задания;

¨ настройка адреса подмикропрограммы обработки прерывания для схемы алгоритмической коррекции в соответствие с вариантом.

Перед началом исследований необходимо открыть "Окно ошибок" (рис. 11) и выполнить ввод местоположения ошибок, указанных в задании для требуемого варианта.

При вводе данных в окно ошибок необходимо учитывать следую­щее:

а) в поле "Данные" единица ("1") ставится в тех битах, где будет промо­делирована ошибка;

б) непосредственно местоположение ошибки указывается кодом "1" ("Да") в одном или нескольких полях:

¨ "КК1" - схема формирования контрольного кода по нечетности (является составной частью генератора кода Хэмминга "GKH1", так как они используют общие элементы при формировании своих контрольных кодов), причем контрольный код по нечетности формируется для каждого байта информационного слова.;

¨ "GKH1" - схема формирования контрольного кода Хэмминга;

¨ "ОЗУ" - схема накопителя матрицы ОЗУ с логикой записи и считывания информации.

Заметим, что ошибка для схем КК1 и GKH1 имитируется на входах этих устройств.

Единица (True - Да) в одном из этих трех по­лей указывает на наличие отказа в соответствующем блоке схемы, а непосредственно местоположение с точностью до бита указывается в поле "Данные". Если поле "Данные" равно нулю, то ошибки в схемах свертки КК1, GKH1 и ОЗУ отсутствуют. Если поле "Данные" не равно нулю, а в полях “КК1”, “GKH1” и “ОЗУ” нули, то ошибка в поле "Данные" также игнорируется, так как не указано ее местоположение относительно отказавшего блока (не указан отказавший блок);

в) в поле "СТ-СО" "1" в соответствующих битах указывают на местоположение и кратность ошибки непосредственно в коде Хэмминга матрицы ОЗУ, возникающей при записи или в схемах считывания при чтении;

г) в полях "WR" и "RD" указывается признак выполняемой опера­ции в ОЗУ: WR=1 (да) - запись, RD=1 (да) - чтение, WR=RD=1 - зап­рещенная комбинация, WR=RD=0 - режим хранения;

д) при имитации отказа одновременно в GKH и матрице ОЗУ выделим две ситуации:

1) если в поле “Данные” содержится только одна “1” в любом бите и поля GKH1 и ОЗУ равны "1", то ошибка имитируется и на входах GKH1 и на входах ОЗУ в одном и том же бите (ошибка в выходных цепях RgDI или MS1). Например, поле "Данные" равно <00000>, поля GKH1 = ОЗУ = 1 - имитация ошибки в бите [6] на входах GKH1 и ОЗУ;

2) если в поле “Данные” содержится больше, чем одна “1”, то имитируется ошибка на входах GKH в самом старшем бите, отмеченном в поле “Данные”, остальные биты поля “Данные” участвуют в формировании ошибок на входах ОЗУ. Например, поле "Данные" равно <00000>, поля GKH1=ОЗУ=1 - имитация ошибки в бите [6] на входах GKH1 (одиночная ошибка), а в битах [3 и 2] на входах или в матице накопителя ОЗУ (двойная ошибка). То есть в ОП промоделирована ошибка тройной кратности;