ЭВМ можно классифицировать по ряду признаков, в частности (стр. 2 )

2. выборку и дешифрацию команд из основной памяти (ОП);

3. выборку данных из ОП, регистров МП и регистров адаптеров внешних устройств (ВУ);

4. прием и обработку запросов и команд от адаптеров на обслуживание ВУ;

5. обработку данных и их запись в ОП, регистры МПП и регистры адаптеров ВУ;

6. выработку управляющих сигналов для всех прочих узлов и блоков ПК;

7. переход к следующей команде

Основными параметрами микропроцессоров являются:

1. разрядность;

2. рабочая тактовая частота;

3. виды и размер кэш-памяти;

4. состав инструкций;

5. конструктив;

6. энергопотребление;

7. рабочее напряжение и т. д.

Разрядность шины данных микропроцессора определяет количество разрядов, над которыми одновременно могут выполняться операции; Разрядность шины адреса МП определяет его адресное пространство.

Адресное пространство — это максимальное количество ячеек основной памяти, которое может быть непосредственно адресовано микропроцессором.

Рабочая тактовая частота МП во многом определяет его внутреннее быстродействие, поскольку каждая команда выполняется за определенное количество тактов. Быстродействие (производительность) ПК зависит также и от тактовой частоты системной платы, с которой работает (может работать) МП.

Кэш-память, устанавливаемая на плате МП, имеет два уровня:

L1 — память 1-го уровня, находящаяся внутри основной микросхемы (ядра) и работающая всегда на полной частоте МП (впервые кэш L1 был введен в МП и у МП i386SLC).

L2 — память 2-го уровня, кристалл, размещаемый на плате МП и связанный с внутренней микропроцессорной шиной (впервые введен в МП Pentium Pro ) Память L2 может работать на полной или половинной частоте МП. Эффективность этой кэш-памяти зависит и от пропускной способности микропроцессорной шины.

Состав инструкций — перечень, вид и тип команд, автоматически исполняемых МП. От типа команд зависит классификационная группа МП (CISC, RISC, VLIW). Перечень и вид команд определяют непосредственно те процедуры, которые могут выполняться над данными в МП, и те категории данных, над которыми могут быть применены эти процедуры. Дополнительные инструкции в небольших количествах вводились во многих МП (286, 486, Pentium Pro и др. ), но существенное изменение состава инструкций произошло в МП i386 (этот состав далее принят за базовый), Pentium Pentium III, Pentium 4, Pentium D, Core Duo.

Конструктив — определяет те физические разъемные соединения, которые использются для установки МП, и которые определяют пригодность материнской платы для установки МП. Разъемы имеют разную конструкцию (Slot щелевой разъем, Socket —разъем-гнездо), разное количество контактов, на которые подаются различные сигналы и рабочие напряжения.

Рабочее(ие) напряжение(ия) также является фактором пригодности матери платы для установки МП.

Первый микропроцессор был выпущен в 1971 году компанией Intel (США) — МП В настоящее время разными фирмами (AMD, VIA Apollo, IBM и др.) выпускают много десятков различных микропроцессоров, но наиболее популярными и распространенными являются микропроцессоры компании Intel и Intel-совместимые.

Все микропроцессоры можно разделить на группы:

CISC (Complex Instruction Set Command) с набором системы полных команд

RISC ( Reduced Instruction Set Command) с набором системы усеченных комай^

VLIW (Very Length Instruction Word) со сверхдлинным командным словом

Для облегчения анализа архитектурных особенностей современных процессоров, поясним следующие термины:

Тактовая частота ядра. B современных компьютерах процессор обменивается данными с внешними устройствами и памятью по системной шине с тактовой частотой, как правило 100, 133, МГц. Вычислительное устройство процессора работает на более высоких частотах. Сначала материнская плата с помощью нескольких сигналов, подаваемых на вход процессора, выясняет, во сколько раз ядро процессора быстрее шины. После этого процессор самостоятельно начинает генерировать внутренний такт ядра.

Кэш-память первого уровня (L1) , второго уровня (L2) и иногда третьего уровня (L3). Все процессоры обладают встроенной промежуточной памятью, функционирующей с полной частотой ядра. С ее помощью ядро процессора может постоянно обращаться к данным, которые в течение короткого интервала времени используются многократно. Обычно предусматриваются два кэша; для программного кода и для данных. От их емкости непосредственно зависит производительность ЦП. Так, процессор Pentium МMX (P55C) работает быстрее своего предшественника Pentium, так как Intel вдвое расширила его кэш-память. Начиная с процессоров Pentium Pro и Pentium II, помимо L1-кэшей, имеется и дополнительный внутренний кэш второго промежуточного уровня (L2), функционирующий с частотой, превышающей частоту системной шины.

Внутренняя гарвардская структура МП. Разделение потока команд и данных с помощью введения отдельных блоков кэш-памяти первого уровня (L1) для хранения команд и данных, а также шин для их передачи.

Динамическое исполнение команд. Все микропроцессоры, начиная с Pentium, располагали минимум двумя параллельно работающими блоками выполнения многочисленных операций – конвейерами, выполняющими программный код в несколько этапов. Если параллельно (суперскалярно) обрабатываются инструкции, не связанные друг с другом непосредственно, их результаты не обязательно получать одновременно (Out of Order Completion). Следовательно, один конвейер не должен простаивать в ожидании, пока другой не завершит выполнение команды (выполнение команд с опережением – спекулятивное вы­пол­нение).

Предварительное исполнение команд. В период, когда те или иные команды находятся в обработке, процессоры могут загружать и частично декодировать уже следующие программные инструкции. Если из-за ошибочного прогноза ветвления эта подготовительная работа окажется напрасной, процессору придется потратить значительное время на восстановление порядка. В связи с этим эффективность предварительного выполнения напрямую зависит от качества предсказания результатов ветвлений.

Буфер целевых адресов переходов (ВТВ). Чтобы команды ветвления, встречающиеся в программном коде, не слишком задерживали процесс его выполнения, МП пытается предсказать их результат без проверки тех или иных условий перехода. Для этого служит буфер целей переходов, в котором процессор запоминает цели последних встреченных переходов. Весьма вероятно, что один и тот же многократно выполненный условный переход (например, в цикле) будет иметь тот же целевой адрес и в следующий раз. Поэтому процессор заранее загружает код, считающийся предполагаемой целью перехода. В зависимости от размера ВТВ это предположение сбывается более или менее часто.

Таблица предыстории ветвлений (ВНТ): в отличие от ВТВ ВНТ регистрирует лишь решения, принятые при выполнении последних операторов условных переходов, а не целевые адреса, которые процессор вынужден определять каждый раз заново, путем декодирования машинных команд.

Логическая структура МП

Логическая структура микропроцессора, т. е. конфигурация составляющих микропроцессор логических схем и связей между ними, определяется функциональным назначением. Именно структура задает состав логических блоков микропроцессора и то, как эти блоки должны быть связаны между собой, чтобы полностью отвечать архитектурным требованиям. Срабатывание электронных блоков микропроцессора в определенной последовательности приводит к выполнению заданных архитектурой микропроцессора функций, т. е. к реализации вычислительных алгоритмов. Одни и те же функции можно выполнить в микропроцессорах со структурой, отличающейся набором, количеством и порядком срабатывания логических блоков. Различные структуры микропроцессоров, как правило, обеспечивают их различные возможности, в том числе и различную скорость обработки данных. При проектировании логической структуры микропроцессоров необходимо рассмотреть:

1) номенклатуру электронных блоков, необходимую и достаточную ятя реализации архитектурных требований;

2) способы и средства реализации связей между электронными блоками;

3) методы отбора если не оптимальных, то наиболее рациональных вариантов логических структур из возможного числа структур с отличающимся составом блоков и конфигурацией связей между ними.

Логические блоки микропроцессора с развитой архитектурой показаны на рисунке

I - интерфейсная и управляющая часть,	II - операционная часть;
БС - блок синхронизации. БУПК - блок управления последовательностью команд; БУВОп - блок управления выполнением операций; БУФКА - блок управления формированием кодов адресов; БУВП - блок управления виртуальной памятью; БЗП - блок зашиты памяти; БУПРПр - блок управления прерыванием работы процессора; БУВВ - блок управления вводом/выводом;	РгСОЗУ - регистровое сверхоперативное запоминающее устройство; АЛБ - арифметико-логический б. лок; БДА - блок дополнительной арифметики;

Функционально МП можно разделить на две части:

• операционную, содержащую устройство управления (УУ), арифметико-логическое устройство (АЛУ) и микропроцессорную память (МПП) (за исключением нескольких адресных регистров);

• интерфейсную, содержащую адресные регистры МПП; блок регистров команд — регистры памяти для хранения кодов команд, выполняемых в ближайшие такты; схемы управления шиной и портами.

Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) выполняется во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять операции в конвейерном режиме. Такая организация МП по­зволяет существенно повысить его эффективное быстродействие.

В качестве примера рассмотрис схему МП I8086

Устройство управления (УУ) является функционально наиболее сложным устройством ПК — оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций (КШИ) во все блоки машины.

Особенности программного и микропрограммного управления в МП

Выполнение операций в машине сводится к элементарным преобразованиям информации (передача информации между узлами в блоках, сдвиг информации в узлах, логические поразрядные операции, проверка условий и т. д.) в логических элементах, узлах и блоках под воздействием функциональных управляющих сигналов блоков (устройств) управления.

Элементарные преобразования, неразложимые на более простые, выполняются в течение одного такта сигналов синхронизации и называются микрооперациями.

В микропроцессорах используют два метода выработки совокупности функциональных управляющих сигналов:

· программный и

· микропрограммный.

В аппаратных (схемных) устройствах управления каждой операции соответствует свой набор логических схем, вырабатывающих определенные функциональные сигналы для выполнения микроопераций в определенные моменты времени. При этом способе построения устройства управления реализация микроопераций достигается за счет однажды соединенных между собой логических схем, поэтому ЭВМ с аппаратным устройством управления называют ЭВМ с жесткой логикой управления. Это понятие относится к фиксации системы команд в структуре связей ЭВМ и означает практическую невозможность каких-либо изменений в системе команд ЭВМ после ее изготовления.

При микропрограммной реализации устройства управления в состав последнего вводится ЗУ, каждый разряд выходного кода которого определяет появление определенного функционального сигнала управления. Поэтому каждой микрооперации ставится в соответствие свой информационный код - микрокоманда. Набор микрокоманд и последовательность их реализации обеспечивают выполнение любой сложной операции. Набор микроопераций называют микропрограммами. Способ управления операциями путем последовательного считывания и интерпретации микрокоманд из ЗУ (наиболее часто в виде микропрограммного ЗУ используют быстродействующие программируемые логические матрицы), а также использования кодов микрокоманд для генерации функциональных управляющих сигналов называют микропрограммным, а микроЭВМ с таким способом управления - микропрограммными или с хранимой (гибкой) логикой управления. К микропрограммам предъявляют требования функциональной полноты и минимальности. Первое требование необходимо для обеспечения возможности разработки микропрограмм любых машинных операций, а второе связано с желанием уменьшить объем используемого оборудования. Учет фактора быстродействия ведет к расширению микропрограмм, поскольку усложнение последних позволяет сократить время выполнения команд программы.

Последовательность микрокоманд реализующих более крупную по своему логическому содержанию операцию называют микропрограммой

Микропрограммируемость является атрибутом архитектуры современных, микропроцессоров. В соответствии с принципом микро-программируемости любая выполняемая микропроцессором команда будет реализована последовательными микрокомандами за несколько тактов работы тактового генератора. Каждая микрокоманда из этой последовательности должна определять текущее состояние МП и содержать информацию необходимую для определения следующей микрокоманды.. Таким образом в состав микропрограммного устрой­ства управления должны входить три функциональных узла :

· хранения управляющей информации;

· преобразования этой информации в управляющие сигналы;

· формирования информации для определения следующей микро­команда.

В общем случае структурная схема устройства микропрограммно­го управления имеет вид (рис.X.).

Работав устройство следующим образом. Код команды поступает в блок микропрограммного управления (МПУ) и запоминается в регистре команд (РК). По коду поступившей команды схемой управления формирования адреса (СхФА) определяется адрес первой микрокоманды из последовательности, реализующей данную команду и записывается в регистр адреса микрокоманд( РАМК), входящий в состав блока ЦПУ. По этому адресу из памяти микрокоманд (МПЗУ) выбирается микрокомандное слово, которое через дешифратор микрокоманд (ДшМК) управляет всеми элементами микропроцессора.

Рис. Х Структурная схема устройства микропрограммного управления.

В ДшМК по признаку, содержащемуся в микрокомандном слове определяется необходимость перехода к следующей микрокоманде данной команды или к первой микрокоманде следующей команды, если исполнена последняя микрокоманда. Адрес следующей микрокоманды образуется путем прибавления единицы к адресу предыдущей микрокоманды.

Разряды микрокоманды, управляющие СхФА предусматривают возможность анализа состояния битов ответа на проверку условий поступающих в блок МПУ по отдельным магистралям.

В общем случае имеется три уровня управления аппаратной частью микропроцессора (рис. ХХ.).

Укрупненная функциональная схема микропрграммного устройств управления показана на рис. ХХХ

На рисунке ХХХ представлены:

• регистр команд — запоминающий регистр, в котором хранится код команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд (в МП с конвейерным выполнением команд имеется несколько регистров команд);

• дешифратор операций — логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся v него выходов

• постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному де-i шифратором операций в соответствии с кодом операции проводу считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов;

• узел формирования адреса (находится в интерфейсной части МП) — устройство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступаю­щим из регистра команд и регистров МПП;

• кодовые шины данных, адреса и инструкций — часть внутренней интерфейсной шины микропроцессора.

• В общем случае УУ формирует управляющие сигналы для выполнения следующих основных процедур:

• выборки из регистра-счетчика адреса команды МПП адреса ячейки ОЗУ, где хранится очередная команда программы;

• выборки из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;

• расшифровки кода операции и признаков выбранной команды;

• считывания из соответствующих расшифрованному коду операции ячеек ПЗУ ми­кропрограмм управляющих сигналов (импульсов), определяющих во всех блоках машины процедуры выполнения заданной операции, и пересылки управляющих сигналов в эти блоки;

• считывания из регистра команд и регистров МПП отдельных составляющих адре­сов операндов (чисел), участвующих в вычислениях, и формирование полных адре­сов операндов;

• выборки операндов (по сформированным адресам) и выполнения заданной опера­ции обработки этих операндов;

• записи результатов операции в память;

• формирования адреса следующей команды программы

Коды операции команд программы, воспринимаемые управляющей частью микропроцессора, расшифрованные и преобразованные в ней, дают информацию о том, какие операции надо выполнить, где в памяти расположены данные, куда надо направить результат и где расположена следующая за выполняемой команда.

• Управляющее устройство имеет достаточно средств для того, чтобы после восприятия и интерпретации информации, получаемой в команде, обеспечить переключение (срабатывание) всех требуемых функциональных частей машины, а также для того, чтобы подвести к ним данные и воспринять полученные результаты. Именно срабатывание, т. е. изменение состояния двоичных логических элементов на противоположное, позволяет посредством коммутации вентилей выполнять элементарные логические и арифметические действия, а также передавать требуемые операнды в функциональные части микроЭВМ.

• Устройство управления в строгой последовательности в рамках тактовых и цикловых временных интервалов работы микропроцессора (такт - минимальный рабочий интервал, в течение которого совершается одно элементарное действие; цикл - интервал времени, в течение которого выполняется одна машинная операция) осуществляет: выборку команды; интерпретацию ее с целью анализа формата, служебных признаков и вычисления адреса операнда (операндов);

• установление номенклатуры и временной последовательности всех функциональных управляющих сигналов;

• генерацию управляющих импульсов и передачу их на управляющие шины функциональных частей микроЭВМ и вентили между ними; анализ результата операции и

• изменение своего состояния так, чтобы определить месторасположение (адрес) следующей команды.

Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально простейшее АЛУ (см. рис.) состоит из двух регистров, сумматора и схем управления (местного устройства управления).

• Сумматор — вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова.

• Регистры — быстродействующие ячейки памяти различной длины: регистр 1 имеет разрядность двойного слова, а регистр 2 — разрядность слова. При выполнении опера­ций в регистр 1 помещается первое число, участвующее в операции, а по завершении операции — результат; в регистр 2 — второе число, участвующее в операции (по за­вершению операции информация в нем не изменяется). Регистр 1 может и принимать информацию с кодовых шин данных, и выдавать информацию на них; регистр 2 только получает информацию с этих шин.

• Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой реги­стров и сумматора АЛУ.

• АЛУ выполняет арифметические операции «+», «-», «х» и «:» только над двоичной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с пла­вающей запятой и над двоично-кодированными десятичными числами осуществля­ется с привлечением математического сопроцессора или по специально составленным программам.

Упрощенная структурная схема МП

Процесс обработки данных МП состоит из нескольких характерных этапов. Прежде всего инструкции и данные забираются из кэша L1 (который разделен на кэш инструкций и кэш данных). Эта процедура называется выборкой. После этого выбранные из кэша инструкции декодируются в понятные для данного процессора примитивы (машинные команды). Данная процедура называется декодированием. Далее декодированные команды поступают на исполнительные блоки процессора, выполняются, а результат записывается в оперативную память. Процессы выборки инструкций из кэша, их декодирование и продвижение к исполнительным блокам осуществляются в предпроцессоре, а процесс выполнения кодированных команд — в постпроцессоре. Таким образом, даже в самом простейшем случае команда проходит как минимум четыре стадии обработки:

· выборка из кэша;

· декодирование;

· выполнение;

· запись результатов.

Данные стадии принято называть конвейером обработки команд. В нашем случае конвейер является четырехступенчатым. Важно, что каждую из этих ступеней команда должна проходить ровно за один такт. Соответственно для четырехступенчатого конвейера на выполнение одной команды отводится ровно четыре такта

Классификация команд МП приведена на рис ХХХХ

Рис ХХХХ. Классификация команд МП