Предисловие (стр. 25 )

– триггер задержки с приемом информации по одному входу (D-триггер);

– универсальный триггер с информационными входами К и J (JK-триггер).

Для полного описания триггера достаточно задать закон его функционирования и структурную схему.

Асинхронный RS-триггер с раздельной установкой состояний 1 и 0 имеет всего лишь два информационных входа: S (вход установки) и R (вход сброса). При активном уровне сигнала на входе установки S и пассивном уровне на входе R триггер, независимо от предыдущего состояния, принимает на выходе Q состояние 1. С другой стороны, при активном уровне сигнала на входе сброса R и пассивном уровне на входе S независимо от предыдущего состояния триггер переводится в состояние Q=0 (сбрасывается). При пассивном уровне сигнала на обоих входах состояние триггера не изменяется (режим хранения предыдущего состояния). Наконец, последняя из возможных комбинаций, когда на обоих входах одновременно присутствуют активные уровни, для триггеров этого типа просто запрещается, так как по описанному закону работы его выходное состояние будет непредсказуемым.

Сформулированный словесно закон функционирования асинхронного RS-триггера представлен в виде таблицы переходов триггера (рис. 3.12,а), где обозначено Qt – выходное состояние триггера до момента подачи соответствующей комбинации уровней (Rt St) на его информационные входы, Qt+1 – состояние триггера после этого момента, А – активный, П – пассивный уровень. RS-триггер можно построить из логических элементов И – НЕ или двух ИЛИ – НЕ

(рис. 3.12).

Если на вход R элемента D1 (рис. 3.12, б) подана 1, то на выходе этого элемента ИЛИ – НЕ будет 0, а на выходе другого элемента D2 будет 1, поскольку выход D1соединен с одним из входов D2. При подаче на вход S элемента D2 сигнала высокого уровня (1), на его выходе будет 0, а на входе элемента D1 будет 1, поскольку выход D2 соединен с одним из входов D1. Рассуждая аналогично, получим схему асинхронного RS-триггера, с инверсным управлением на элементах И – НЕ (рис. 3.12, в)

Триггером задержки (D-триггером) называют синхронный триггер (рис. 3.13, а), выходное состояние которого совпадает с сигналом на его единственном информационном входе (D-входе), которое тот имел на предыдущем такте импульсов синхронизации.

Сигнал на выходе Q начинает повторять сигнал на D-входе во время действия синхронизирующего импульса. Это значение хранится в триггере до прихода следующего синхронизирующего импульса. Примером D-триггера может служить микросхема К155ТМ2 – два D-триггера с асинхронными входами (рис. 3.13, а). На рис. 3.13, б приведены временные диаграммы, иллюстрирующие прохождение входного сигнала D на выход Q при при различных сигналах синхронизации C.

Состояния D-триггера в разные моменты времени будут следующие:

при t1 Q = 1, так как на D = 1;

при t2 состояние триггера не изменяется, так как на D = 1;

при t3 Q = 1, хотя D = 0, так как не было С;

при t4 поступил С, Q = D = 0;

при t5 – повторение (Q = 0), так как D = 0.

На основе D-триггера можно легко получить делитель на два (рис.3.14).

JK-триггеры являются наиболее универсальными. Имеют два информационных входа: J и K. Функционирует подобно RS-триггеру с разницей, что не имеет запрещенной комбинации входных сигналов. На рис. 3.15, а дана таблица переходов, из которой видно, что при подаче на оба входа сигнала 1, на выходе триггера изменяется состояние на противоположное.

На основе JK-триггеров реализуются RS-, D- и Т-триггеры. Если использовать входы J и K, как входы S и R и исключить запрещённую комбинацию, когда на оба входа подан сигнал 1, то получим RS-триггер. Если вход К соединить с входом J инвертором, то получим D-триггер (рис.3.15, в). Если на оба входа: J и K – подать сигнал высокого уровня (установить 1) и использовать вход C для поступления сигналов, то получим T-триггер.

Т-триггер (рис. 3.15,в,) изменяет свое состояние на противоположное при поступлении на вход Т запускающего импульса. Т-триггеры называют триггерами со счетным входом. В интегральном исполнении Т-триггеры не выпускаются, так как они легко получаются из RS-, JK- или D-триггеров (рис. 3.15,д).

3.7. Последовательные цифровые устройства

Принципиальное отличие последовательностных цифровых электронных устройств (ЦЭУ) от комбинационных заключается в том, что при пассивных уровнях сигналов на входах комбинационные ЦЭУ всегда возвращаются в исходное положение, в то время как последовательностные находятся в режиме хранения предыдущего состояния. По этой причине в состав последовательностных ЦЭУ, к которым относятся счетчики, регистры и запоминающие устройства, обязательно входят элементы памяти, выполненные, например, на триггерах.

3.7.1. Интегральные счетчики

Счетчиком импульсов называют устройство, предназначенное для подсчета числа импульсов, поступающих на его вход, и хранения результата счета в виде кода. Выходная информация может быть в двоичном или двоично-десятичном коде. Счетчики широко применяются в измерительной технике и устройствах цифровой обработки информации. Практически любую аналоговую величину (перемещение, скорость, длительность процесса и т. д.) можно преобразовать в электрические импульсы, число которых пропорционально значению аналоговой величины, подсчитать эти импульсы с помощью счетчика и выразить числом или кодом. На таком принципе основана и работа АЦП. В ЭВМ счетчики применяют для формирования адресов команд, подсчета количества тактов шины и т. д. Счетчики выполнены на основе триггеров, образующих двоичные разряды. Количество разрядов определяется наибольшим числом, которое должен зафиксировать счетчик. В n-разрядном счетчике имеется один вход для счета импульсов и n-выходов для выдачи кода числа подсчитанных импульсов.

Основные параметры счетчиков:

– информационная емкость или коэффициент пересчета Ксч = 2n. После поступления на счетчик 2n импульсов он сбрасывается (обнуляется). Следовательно, максимальное число – 2n –1;

– быстродействие счетчика, определяемое разрешающей способностью

tp = 1/fсч (где fсч – частота следования считаемых импульсов) и временем установления выходного кода.

По целевому назначению счетчики подразделяются на простые и реверсивные. Простые могут быть суммирующими и вычитающими (импульс +1 или – 1). Реверсивные счетчики могут переключаться из суммирующего в вычитающий и наоборот.

По способу переключения триггеров счётчики подразделяются на асинхронные и синхронные. По способу организации цепей переноса счетчики бывают с последовательным и параллельным переносом.

Рассмотрим схему трехразрядного асинхронного двоичного счетчика (рис. 3.16,а).

В некоторый момент счётчик устанавливается в нулевое состояние с помощью импульса на входе R. После поступления импульса на входе C через некоторое время t3.1на выходе первого Т-триггера появляется 1. После поступления второго импульса на вход C на выходе первого Т-триггера устанавливается 0, а на выходе второго Т-триггера – 1. После поступления третьего импульса на выходе первого триггера устанавливается 1, на выходе второго триггера –1 и т. д. При этом состояние на выходах триггера Q0, Q1, Q2 в двоичном коде соответствуют номеру поступившего сигнала.

Для увеличения количества разрядов счетчиков применяют их каскадное соединение друг за другом, для чего в схеме счетчика предусматривается специальный выход Р, с которого снимают сигнал переноса на информационный вход следующего счетчика. Для этой цели в схеме счетчика введен дополнительный логический элемент 4И, на входы которого поступают сигналы с входа С и с выходов Q0, Q1, Q2. При появлении восьмого импульса на выходе Р появляется сигнал 1, который используют в качестве сигнала переноса на вход следующего счетчика. Прохождение сигналов сопровождается задержками (tз.1, tз.2 и т. д.), и по этой причине при большом числе разрядов счетчика задержка может быть значительной, что и ограничивает его быстродействие.

В настоящее время выпускается обширная номенклатура счетчиков от простейших до многоразрядных двоичных и десятичных. Существуют также микросхемы, объединяющие десятичный счетчик с дешифратором для управления семисегментным цифровым индикатором, например К176ИЕ3 и К176ИЕ4.

Рассмотренный счетчик является суммирующим асинхронным счетчиком с последовательным переносом. Чтобы получить вычитающий счетчик, нужно в предыдущей схеме вход каждого последующего триггера соединить с инвертирующим входом предыдущего. Если на входах каждого разряда включить схему управления, то можно получить реверсивный счетчик.