Аттестационные мероприятия, тестовые задания и экзаменационные вопросы по модулю 5 «Стандарты цифрового видеовещания DVB»
ПРАКТИКА 1
1. На рис.1 изображена схема 4-разрядного ЦАП со взвешенным суммированием токов. Параметры схемы: 
В; 
. Требуется определить:
– вес младшего разряда в составе выходного напряжения 
;
– максимальное значение 
;
– входной код (по состоянию ключей К0….К3);
– соответствующее входному коду значение .
2. Для схемы ЦАП ( рис. 1) вычислить значение выходного сигнала при входном коде 1011 (старший разряд слева), если известно: 
В; 
.
3. Используя в качестве прототипа схему рис. 1, постройте схему 6-разрядного ЦАП. При этом выполните следующие требования:
– вес старшего разряда 1,6 В;
– опорное напряжение 
В;
– определите величину сопротивления 
– ключи К0….К5 установите в положение, соответствующее входному коду 101010 (старший разряд слева);
– для данного входного кода вычислите значение выходного сигнала ЦАП.
4. Составите таблицу перевода десятичных чисел от 16 до 31:
– в натуральный двоичный код;
– в симметричный двоичный код;
– в код Грея.
5. На рисунке приведен блок цифровых данных, для которого необходимо вычислить и занести в таблицу значения битов чётности по строкам и столбцам.
 |
6. Используя в качестве прототипа схему рис. 1, постройте схему 5-разрядного ЦАП, приняв 
В; . Определите:
– вес младшего разряда в составе выходного напряжения ;
– максимальное значение ;
– значение при входном коде 11001.
Примечание: В схеме ЦАП ключи К0,…,К4 установите в положение, соответствующее заданному входному коду 11001.
7. Определите результирующее отношение сигнал/шум 
в цифровом канале яркости, если известно, что на входе 6-разрядного АЦП отношение сигнал/шум 
. Шумы дискретизации и аналоговые шумы (на входе АЦП) считать независимыми.
8. На рисунке показано расположение отсчетов по растру для яркостного Y и цветоразностных 
и 
сигналов при цифровом компонентном кодировании в формате 4:4:4.
а) Определите суммарную скорость цифрового потока данных С, если известна длина кодового слова 
бит и частота дискретизации 
МГц.
б) определите суммарную скорость данных 
при бит и частоте дискретизации 
, выбранной с таким расчетом, чтобы отсчеты сигналов Y, и с активной части растра были равномерно распределены на время кадра 
(стандарты разложения 
; 
Гц).
9. На рисунке приведены параметры дискретизации (
) и квантования (
, 
) для телевизионного сигнала, представленного в компонентной форме (яркостный Y и два цветоразностных и ).
а) Определите скорость цифрового потока данных С при передаче указанных сигналов.
б) Определите общее число отсчетов (кодовых слов), соответствующих активной части растра (стандарт разложения 
).
10. В схеме 4-разрядного ЦАП ( рис. 1) установите ключи К0, …,К3 в положение, соответствующее входному коду 1010, приняв В; 
. Определите напряжение на выходе ЦАП.
11. 
На рисунке показано распределение отсчетов по растру
для яркостного Y и цветоразностных и сигналов.
Определите:
– формат цифрового компонентного кодирования;
– скорость цифрового потока С, если известна частота дискретизации яркостного сигнала МГц, а число уровней квантования составляет для яркостного сигнала 512, для сигналов цветности 128.
12. Используя в качестве прототипа схему рис. 1, постройте схему 3-разрядного ЦАП. Величины опорного напряжения Е и сопротивления выбрать таким образом, чтобы:
– аналоговый сигнал на выходе ЦАП имел отрицательную полярность;
– максимальное напряжение сигнала на выходе ЦАП 
В.
Установите ключи К0,…,К2 в положение, при котором 
В.
Определите соответствующее значение входного кода.
13. На рисунке показано распределение отсчетов по растру для яркостного Y и цветоразностных и сигналов.
Определите:
– формат цифрового компонентного кодирования;
– скорость цифрового потока С, если известна частота дискретизации яркостного сигнала МГц, а число уровней квантования составляет для яркостного сигнала 512, для сигналов цветности 256.
 |
14. На рисунке приведен блок цифровых данных с проверкой на четность по столбцам и кадрам. Найдите в блоке данных положение ошибочного бита (возможно битов). Внесите исправления в блок данных.
15. Для схемы 4-разрядного ЦАП ( рис. 1) определите значения опорного напряжения Е и резистора , при которых В соответствует входному коду 1010 (старший разряд слева).
16. Определите скорость цифрового потока при непосредственном цифровом кодировании композитного видеосигнала PAL. Число уровней квантования принять 
. Частоту дискретизации рекомендуется выбирать 
, где 
– частота цветовой поднесущей.
17. Определите скорость цифрового потока при непосредственном цифровом кодировании композитного видеосигнала NTSC (стандарт разложения M). Число уровней квантования принять 
. Частоту дискретизации рекомендуется выбирать равной , где – частота цветовой поднесущей.
18. На рисунке показано распределение по растру отсчетов яркостного Y и цветоразностных и сигналов.
Определите:
– формат цифрового компонентного кодирования;
– скорость суммарного цифрового потока С при 8-битном кодировании для сигнала Y и 6-битном кодировании для сигналов и , если частота дискретизации сигнала яркости Y составляет МГц.
19. На рисунке показано распределение по растру отсчетов яркостного Y и цветоразностных и сигналов.
Определите:
– формат цифрового компонентного кодирования;
– скорость суммарного цифрового потока С при 10-битном кодировании для сигнала Y и 8-битном кодировании для сигналов и , если частота дискретизации сигнала яркости Y составляет 
МГц.
20. С выхода устройства помехоустойчивого кодирования получен блок цифровых данных с проверкой на чётность по строкам и столбцам. На основе анализа данных необходимо определить вид неисправности устройства кодирования и дать рекомендации для ее устранения.
 |
21. На рисунке показано распределение по растру отсчетов яркостного Y и цветоразностных и сигналов.
Определите:
– формат цифрового компонентного кодирования;
– скорость суммарного цифрового потока С при 9-битном кодировании для сигнала Y и 7-битном кодировании для сигналов и , если частота дискретизации сигналов 
и 
составляет 
МГц.
22. С выхода устройства помехоустойчивого кодирования получен блок цифровых данных с проверкой на чётность по строкам и столбцам. На основе анализа данных необходимо определить вид неисправности устройства кодирования и дать рекомендации для ее устранения.
 |
ПРИМЕРЫ РЕШЕНИЯ ТИПОВЫХ ЗАДАЧ
Пример 1
Задача
Определить вес старшего разряда 8
в составе выходного сигнала ЦАП, изображенного на рис. 1 при следующих параметрах схемы: 
В; 
кОм; 
кОм.
Решение
Фактически нужно определить 
для случая, когда к точке А (узел суммирования токов) подключен только ключ К3, что соответствует входному коду 1000. Считая входным сигналом опорное напряжение Е, определим коэффициент усиления операционного усилителя (ОУ) по формуле
и, следовательно,
.
Знак минус соответствует подключению усиливаемого сигнала на инвертирующий вход ОУ; в результате сам усилитель называется инвертирующим. Таким образом, если необходимо получить положительную полярность сигнала на выходе ЦАП, опорное напряжение Е должно быть отрицательным (и наоборот).
Подставляя в полученные формулы заданные численные значения Е, R и , приходим к следующему результату: 
; 
В.
Пример 2
Задача
По условию предыдущей задачи определить вес младшего разряда в составе 4-разрядного ЦАП. Определить максимальное значение 
на выходе ЦАП.
Решение
За счет цепочечной 
схемы вес разряда при переходе от старшего к соседнему младшему уменьшается вдвое. Очевидно, что в 4-разрядном ЦАП вес младшего разряда равен , если для старшего разряда он равен 8. Для параметров ЦАП, заданных в примере 3, получим:
В.
Напряжение 
реализуется на выходе ЦАП при входном коде 1111 и составляет
В
Примечание. параметры ЦАП должны выбираться так, чтобы все возможные значения сигнала находились внутри динамического диапазона используемого ОУ.
Пример 3
Задача
Внести изменения в схему ЦАП, изображенного на рисунке, обеспечивающие симметричное расположение максимального и минимального 
значений выходного сигнала ЦАП относительно нулевого уровня. Численные значения параметров схемы ЦАП взять из примеров 1 и 2.
Решение
Такая задача может возникнуть, например, при разработке формирователя модуляционных символов (ФМС) для модуляции вида М-КАМ. Для решения задачи необходимо сместить динамический диапазон выходных сигналов ЦАП на величину 
.
На вышеприведенном рисунке в схему ЦАП введена дополнительная цепь смещения, состоящая из дополнительного источника опорного напряжения 
, который через резистор 
подключен к точке А (узел суммирования токов). Обратите внимание на то, что источники Е и 
разного знака.
Величины 
и найдем из следующих соображений. При входном коде 0000 выходное напряжение ЦАП должно быть равно (а не 0, как для прототипа, изображенного на рисунке). Отсюда следует равенство
,
где 
– это коэффициент усиления ОУ, если считать сигналом , а вычислено для прототипа. Одной из искомых величин, например , необходимо задаться, тогда требуемое значение находим по формуле
.
Для численных значений из примеров 1 и 2 ( кОм; 
кОм; В; 
В) и, приняв 
кОм, получим 
В.
ПРАКТИКА 2
1. Принцип работы кода Хэмминга в формате (n=2
-1; k=n-m), где m – число проверочных символов.
2. Для кода Хэмминга в формате (n=2-1; k=n-m), где m – число проверочных символов, составьте выражение для проверочной матрицы 
размером n
m для следующих случаев:
m=3;
m=4;
m=5.
3. Вычислить код Хэмминга в формате (7;4), если известно содержимое информационных битов: 1101 (старший бит справа).
4. Вычислить код Хэмминга в формате (15;11), если известно содержимое информационных битов: 11010011101 (старший бит справа).
5. Вычислить код Хэмминга в формате (31;26), если известно содержимое информационных битов (старший бит справа): 11100011110000111110001111.
6. Декодировать принятый код Хэмминга в формате (7;4):
1111001 (старший бит справа).
7. Декодировать принятый код Хэмминга в формате (15;11):
111110000011111 (старший бит справа).
8. Принцип работы двоичных циклических кодов. Основные понятия: полином кодового слова, генераторный полином, полиномиальное деление, остаток от деления, принцип кодирования, синдромное декодирование.
9. Генераторный полином для формирования двоичного циклического кода в формате (7,3) имеет вид
g(x) = 1+x+x
+x
.
Построить схему кодера, описать его работу. Закодировать
сообщение 101 (старший разряд справа). Проверьте правиль - ность сформированного кода.
10. Генераторный полином для формирования двоично - го циклического кода в формате (7,4) имеет вид
g(x) = 1+x+x
.
Построить схему кодера, описать его работу. Закодировать
сообщение 1001 (старший разряд справа). Проверьте пра - вильность сформированного кода.
11. Генераторный полином для формирования двоично - го циклического кода в формате (15,11) имеет вид
g(x) = 1+x+x.
Построить схему кодера, описать его работу. Закодировать
сообщение 11110001111 (старший разряд справа). Проверьте правильность сформированного кода.
12. По генераторному полиному g(x) = 1+x+x построить схему декодера двоичного циклического кода в формате (15,11). Опишите работу схемы. Как можно проверить правильность ее функционирования?
13. По генераторному полиному g(x) = 1+x+x построить схему декодера двоичного циклического кода в формате (7,4). Опишите работу схемы. Как можно проверить правильность ее функционирования?
14. Принцип работы недвоичных циклических кодов Рида - Соломона (RS). Что такое поля Галуа (GF) ? Постройте таблицу m – битовых символов поля Галуа GF (2
) при m=3.
15. Арифметика по модулю 2
-1. Постройте таблицы сложения и умножения m – битовых символов поля Галуа GF (2) при m=3.
.
16. Вычислить генераторный полином g(x) для построения
устройства кодирования цифровых данных кодами Рида-Со - ломона в формате RS (n, k), где n = 2-1; k = n-2t, а символы кода представлены элементами поля Галуа GF (2).
Для данного варианта задания принять m=3; t=1.
17. Вычислить генераторный полином g(x) для построения
устройства кодирования цифровых данных кодами Рида - Со ломона в формате RS (n, k), где n = 2-1; k = n-2t, а символы кода представлены элементами поля Галуа GF (2).
Для данного варианта задания принять m=3; t=2.
ПРАКТИКА 3
1. На рис. 10 приведена схема модуляции вида М-КАМ. Цифровой сигнал D задан (в течение 16 тактов) в виде
0100110001110110.
Постройте на данном временном интервале осциллограммы сигналов I и Q (для случая 
).
 |
2. Для схемы рис. 1 постройте осциллограммы сигналов I и Q (для случая 
), если входной цифровой сигнал D задан (на интервале 16 тактов) в виде
1011001001000111.
3. Для схемы рис. 1 постройте осциллограммы сигналов I и Q (для случая 
), если входной цифровой сигнал D задан (на интервале 30 тактов) в следующем виде:
000000001111111110101100010011.
4. Для схемы рис. 1 постройте схему формирователя модуляционных символов (ФМС) при и подробно поясните принцип ее работы.
5. Для схемы рис. 1 разработайте схему формирователя модуляционных символов (ФМС) при и подробно поясните принцип ее работы.
6. Для схемы рис. 1 разработать схему формирования модуляционных символов (ФМС) при и подробно пояснить принцип ее работы.
7. Для схемы рис. 1 разработайте схему формирования модуляционных символов (ФМС) при 
и подробно поясните принцип ее работы.
8. На рис. 13 приведена схема декодера модуляционных символов вида 16-КАМ. Дайте подробное описание принципа работы устройства. Приведите пример преобразования сигналов I и Q в сигнал D. Приведите численное значение величины m при модуляции 16-КАМ.
9. Используя схему рис. 13 в качестве прототипа, разработайте схему декодера модуляционных символов (ДМС) для модуляции вида 4-КАМ. Дайте подробное описание принципа работы устройства. Приведите пример преобразования сигналов I и Q в сигнал D. Приведите численное значение величины m при модуляции 4-КАМ.
10. Используя схему рис. 13 в качестве прототипа, разработайте схему декодера модуляционных символов (ДМС) для модуляции вида 64-КАМ. Дайте подробное описание принципа работы устройства. Приведите численное значение величины m при модуляции 64-КАМ. Определите требуемую полосу частот канала связи при модуляции 64-КАМ, если известна частота дискретизации сигнала D.
11. Используя схему рис. 13 в качестве прототипа, разработайте схему декодера модуляционных символов (ДМС) для модуляции вида 256-КАМ. Опишите работу устройства. Для данного вида модуляции определите:
– численное значение величины m;
– требуемую полосу частот канала связи, если известна частота дискретизации 
сигнала D.
12. Нижеприведенная схема поясняет принцип работы
скремблера/дескремблера цифрового сигнала. Докажите, что сигналы на входе Б1 и выходе Y2 одинаковы. Приведите пример схемы генератора псевдослучайной последовательности (ПСП). Как практически осуществляется синхронизация скремблера (на пере-дающем конце канала связи) и дескремблера (в приемном устрой-
стве)?
13. На рис. 18 изображена схема скремблера (дескремблера) цифрового сигнала. Вычислите сигнал на выходе генератора ПСП в течение 30 тактов после загрузки инициирующей последовательности (ИП) в регистр генератора ПСП. Определите двоичное число, которое записано в регистре сдвига после 30-го такта. 
14. Вычислите сигнал на выходе скремблера, изображенного на рис. 18 в течение 30 тактов после загрузки инициирующей последовательности, если входной сигнал D скремблера задан в следующем виде: 101100101001001110100110111101.
Примечание. Работа генератора ПСП синхронизирована по тактам с входным сигналом скремблера (сигнал D).
15. Изучите работу скремблера (дескремблера), изображенного на рис. 18, и ответьте на следующие вопросы:
-какое двоичное число и почему нельзя загружать в регистр сдвига генератора ПСП в качестве инициирующей последовательности (ИП)?
-какое двоичное число и почему не может оказаться записанным в регистр сдвига генератора ПСП (при правильной загрузке ИП и исправной работе схемы)?
-какое двоичное число и почему, оказавшись записанным в регистр сдвига генератора ПСП, приводит к выключению скремблера?
ПРИМЕРЫ РЕШЕНИЯ ТИПОВЫХ ЗАДАЧ
Пример 1
Задача
Разработать схему формирования модуляционных символов для модуляции 256-КАМ.
Решение
Для данного вида модуляции длина кортежа равна 8 битам, т. е. совпадает с байтом. Формирователь модуляционных символов (ФМС) преобразует каждый кортеж из последовательного кода в параллельный.
Тактовая частота обновления параллельного кода равна 
. Биты параллельного кода разделяются на две группы в заранее оговоренном порядке (например, по полубайтам или по чётным и нечётным номерам по 4 бит в группе). Затем с помощью двух ЦАП четырехразрядные группы кодов преобразуются в два 16-уровневых сигнала, которые принято называть сигналами I и Q. Эти сигналы поступают на схему квадратурной модуляции, на выходе которой реализуется модуляция вида 256-КАМ. Каждая пара значений сигналов I и Q образует модуляционный символ, для которого в звездной диаграмме своя неповторимая точка. Всего при модуляции 256-КАМ формируется 256 модуляционных символов; такое же число точек содержит звездная диаграмма.
Упрощенная схема ФМС для 256-КАМ приведена на рисунке.
Задача
Разработать схему декодера модуляционных символов (ДМС) для модуляции вида 256-КАМ.
Решение
Поскольку процесс ДМС обратен процессу ФМС, описанному в примере 8, ограничимся представлением готовой схемы (упрощенной) декодера для модуляции вида 256-КАМ.
Разобраться с подробностями функционирования устройства предлагается самостоятельно.
