ТРИГГЕРЫ.
1. ТРИГГЕРЫ – ОСНОВНЫЕ ПОНЯТИЯ.
Триггер – один из важнейших узлов сложного электронного устройства. Триггер можно представить в виде „черного ящика”, имеющего входы и выходы (Рис.1). Термин „черный ящик” по отношению к какому – либо устройству подразумевает, что нас интересует не его схема и электрические параметры, а только взаимное соответствие входных и выходных сигналов. Поэтому на первом этапе знакомства с триггерами не будем касаться схемных вопросов, а обратим внимание преимущественно на их общие свойства.
Входы триггера а, б и в представляют собой выводы, на которые могут подаваться внешние сигналы. В зависимости от выполняемой роли входы подразделяются на следующие:
установочные а – для установки начального состояния триггера;
информационные б – для ввода информации (установки триггера в определенное состояние);
исполнительные в – для задания момента срабатывания триггера.
_
Выходы триггера принято обозначать Q и Q (в дальнейшем теми же буквами будем обозначать и сигналы на этих выводах). Выходные сигналы могут иметь уровень логической единицы (1) либо нуля (0). Уровни сигналов на обоих выходах всегда
противоположны.
_
При этом, если Q = 0, а Q = 1, считается, что триггер находится в нулевом состоянии,
_
если Q = 1, а Q = 0 – в единичном состоянии.
Понятие „состояние триггера” характеризует сущность „черного ящика” и одно из важнейших функциональных свойств триггера: иметь на выходе определенный уровень
_ _
Q =1 (Q = 0) или Q = 0 (Q = 1), т. е. триггер представляет собой электронное устройство, которое может сохранять одно из двух возможных состояний. В зависимости от воздействия входных сигналов и от исходного состояния триггер можно установить в одно из состояний: 1 или 0. Если на входы никакие сигналы не поступают, триггер сохраняет состояние, полученное в предыдущем такте, неограниченно долгое время. В сущности, это „неограниченное” время продолжается, пока есть питающее напряжение и нет внешнего воздействия. Смену состояний триггера часто называют переключением.
В зависимости от того, как воздействуют сигналы, поступающие на информационные входы, триггеры подразделяются на следующие:
асинхронные – когда входные сигналы действуют в момент их поступления;
синхронные – когда входные сигналы действуют только при наличии специального исполнительного (тактового) импульса; возможны три варианта переключения – течение длительности импульса, по фронту или по срезу импульса.
Синхронные триггеры могут быть с непосредственным воздействием тактового импульса или со структурой ведущий – ведомый, при которой сначала изменяется состояние так называемого ведущего триггера, а после этого оно передается на ведомый.
2. RS – ТРИГГЕРЫ.
У триггеров этого типа поочередноепоступление импульсов на установочные входы (R и S) ведет к смене состояния триггера. Если после подачи импульса на вход R импульс на вход S не поступит, а на вход R придет еще один импульс, то на этот повторный импульс триггер не отреагирует и состояние его не изменится. Сказанное относится и ко входу S.
Одновременное поступление импульсов на входы R и S не разрешается. Здесь требуется пояснить смысл предупреждения „не разрешается”, которое будет встречаться в дальнейшем. Рекомендация избегать определенной комбинации входных сигналов связана не с опасностью повреждения интегральной микросхемы, а с возможностью прихода в так называемое неопределенное состояние, которое заранее нельзя предсказать (1 или 0), т. е. устройство уже не будет действовать как истинный триггер с двумя строго определенными взаимно инверсными выходными уровнями.
Две схемы RS – триггера, построенных на простейших логических элементах показаны на РИС.2. Такие схемы совсем не помешают в том случае, если есть необходимость применения RS – триггера и два „лишних” неиспользуемых в конструируемом устройстве логических элемента.
При подаче уровня лог. 1 на вывод 1 DD1.1 (РИС.2,а) – (вход R RS – триггера) на выходе триггера Q устанавливается уровень лог. 0, а на инверсном выходе триггера (вывод 4DD1.2) – уровень лог. 1, т. е. триггер устанавливается в „ нулевое” состояние. При подаче уровня лог. 1 на вывод 6 DD1.2 триггер устанавливается в „единичное” состояние. Следует отметить, что одновременная подача уровня лог. 1 на оба установочных входа „запрещена”, т. к. после этого состояние RS – триггера не определено.
В схеме на РИС.2,б RS – триггер устанавливается в „нулевое” состояние уровнем лог. 0 на выводе 6 DD1.2, а в „единичное” – уровнем лог. 0 на выводе 1 DD1.1. В данной схеме „запрещена” одновременная подача на оба установочных входа RS – триггера уровня лог. 0.
RS – триггеры в составе микросхем ТТЛ и КМОП изображены на РИС.3.
3. D – ТРИГГЕРЫ.
В триггерах этого типа на выходе Q устанавливается тот же уровень напряжения, что и на информационном входе D, но не сразу, а после того как на тактовый вход С поступит синхронизирующий импульс, т. е. с некоторой задержкой. Дополнительные входы R и S служат для установки начального (исходного) состояния триггера.
На практике в основном используются синхронные D – триггеры.
На РИС.4 показано, что можно создать D – триггер, используя только логические элементы И – НЕ. Схема D – триггера содержит четыре логических элемента И – НЕ. Здесь элементы DD1 и DD2 образуют знакомый RS – триггер. Дополнительные элементы DD3 и DD4 обращают его в D – триггер. Действует этот триггер следующим образом. Если D = 1, то при наличии на входе С тактового сигнала С = 1 на выходе DD3
_ __
формируется сигнал, который действует подобно сигналу S на входе RS – триггера, в результате чего на выходе Q установится напряжение высокого уровня (на инверсном выходе, соответственно, – напряжение низкого уровня). В этом случае на выходе DD4 – напряжение высокого уровня, поскольку в отсутствие тактового импульса на входе А будет напряжение высокого и на входе В – низкого уровня. С приходом тактового импульса (С = 1) на входе А возникает напряжение низкого, а входе В – высокого уровня.
Если на вход D подано напряжение низкого уровня, на выходе DD3 будет напряжение высокого уровня, а тактовый импульс, инвертированный логическим элементом DD4,
_ _
действует подобно сигналу R. Вследствие этого триггер примет состояние Q = 0 и Q =1.
D - триггер имеет таблицу состояний, изображенную на РИС.4.
Выход Q у D – триггера принимает то же состояние, что и на входе D, в момент появления тактового импульса на входе С.
В большинстве случаев в практических условиях предпочитают применять триггеры – микросхемы, вместо того чтобы собирать их из отдельных компонентов. Причины этого очевидны: с одной стороны, массовый выпуск интегральных микросхем разного типа, в
том числе триггеров, а следовательно, их доступность, и с другой – существенные преимущества интегральных микросхем перед дискретными элементами, а именно компактность, высокая надежность, малая мощность потребления тока.
Условные обозначения и нумерация выводов микросхем, содержащих D – триггеры, изображены на РИС.5. На этом же рисунке показаны таблицы состояний D – триггеров микросхем ТТЛ и КМОП ТМ2.
4. JК – ТРИГГЕРЫ.
Действие JК – триггера поясняет РИС.6. Эти триггеры могут быть синхронными или асинхронными (все JК – триггеры в микросхемном исполнении – синхронные). Из временных диаграмм работы асинхронного JK – триггера следует, что при поочередном поступлении импульсов на входы J и K этот триггер действует подобно RS – триггеру (см. РИС.6,а), но отличается от него тем, что при одновременной подаче импульсов на оба входа выходное состояние меняется на противоположное предшествующему. На РИС.6,а это относится к импульсам, помеченным стрелкой.
С помощью логических элементов И – НЕ нетрудно организовать JK – триггер. Для этого потребуется четыре логических элемента. Схема JK – триггера (РИС.7) отличается от схемы RS – триггера только тем, что элементы DD3 и DD4 используются по прямому
назначению И – НЕ, а не как инверторы. Действие его поясняют временные диаграммы.
Работа JK – триггера определяется таблицей, также изображенной на РИС.7.
Условные обозначения и нумерация выводов микросхем, содержащих JK – триггеры, изображены на РИС.8. На этом же рисунке показаны таблицы состояний JK – триггеров микросхем ТТЛ ТВ9 и КМОП ТВ1.
5. Т – ТРИГГЕРЫ.
Эти триггеры – асинхронные, имеют только один исполнительный вход, и каждый импульс, поступающий на него, ведет к смене выходного состояния.
Т – триггер легко можно собрать из четырех логических элементах И – НЕ. Такая схема приведена на РИС.9,а. Этот триггер будет устойчиво работать, если длительность импульса на входе Т меньше времени задержки распространения сигналов в элементах, образующих триггер. В противном случае, когда на входе Т действует напряжение высокого уровня, происходит самовозбуждение на высокой частоте, так как после каждого переключения триггерной ячейки DD1, DD2 сигналы на ее входах на ее входах
_ _ _
(S) и (R) за счет соединения выхода Q со входом А меняют свое значение, что приводит к новому переключению. (Сказанное относится и к схеме JK – триггера на РИС.7). Триггер, собранный по схеме на РИС.9,б свободен от указанного недостатка благодаря дифференцирующим RС – цепочкам воздействие входного сигнала здесь весьма кратковременно.
Работа Т – триггера характеризуется таблицей состояний, также изображенной на РИС.9. Смена состояния Т – триггера происходит после поступления на вход очередного импульса.
6. D – ТРИГГЕРЫ В РОЛИ ТРИГГЕРОВ ДРУГОГО ТИПА.
Триггер D – типа, если того требуют обстоятельства, можно использовать как RS – или как JK - , или как Т – триггер. Это легко осуществить с помощью дополнительных связей между входами и выходами или добавлением логических элементов. На РИС.10 показано, как D – триггер можно использовать в качестве асинхронного RS – триггера, но при непременном условии, что микросхема имеет установочные входы R и S, а импульсы на них поступают в разные моменты времени. Следует обратить внимание на то, что в
_ _
микросхемах ТТЛ срабатывание по входам R и S осуществляется импульсами низкого уровня, а у микросхем КМОП – высокого. При работе в синхронном режиме на входах R и S микросхем ТТЛ следует устанавливать напряжение высокого уровня, а у микросхем КМОП, наоборот, - низкого. Сказанное касается как D - , так и JK – триггеров.
На РИС.11 показано, как следует включить два дополнительных логических элемента DD1 и DD2, чтобы преобразовать D – триггер в синхронный RS – триггер. На РИС.12 показана организация JK – триггера на основе D – триггера, а на РИС.13 – схема преобразования D – триггера в Т – триггер.
Схемы, приведенные на РИС.11…13, в равной мере применимы к D – триггерам ТТЛ и КМОП.
7. JK – ТРИГГЕРЫ В РОЛИ ТРИГГЕРОВ ДРУГОГО ТИПА.
Очень часто при наличии JK триггера возникает необходимость использования его в другом качестве: как RS -, D – или Т – триггер. Это легко обеспечить за счет дополнительных связей между входами и выходами или добавлением логических элементов. На РИС.14 показано, как JK – триггер используется в роли RS – триггера. На РИС.15 показан способ использования JK – триггера в качестве D – триггера, а на РИС.16,а, б – схемы Т – триггера на основе JK – триггера.
Схемы, приведенные на РИС.14…16, сохраняют силу независимо от того, к какому виду логики (ТТЛ и КМОП) относится JK – триггер.
8. ТРИГГЕР НА ОПЕРАЦИОННОМ УСИЛИТЕЛЕ.
Для реализации подобных триггеров годится любой тип операционных усилителей общего применения – индивидуальные особенности здесь не играют роли. На РИС.17 приведена схема и временная диаграмма такого триггера. Характерная особенность триггера – возможность управления с помощью разнополярных импульсов, которые подаются на входы R и S. На рисунке показано, что это можно осуществить, подав входные сигналы на дифференцирующие RC – цепочки и ограничив диодами лишние импульсы. Потребность в дополнительных формирующих компонентах является определенным недостатком триггера на операционном усилителе.
Действует триггер следующим образом. За счет делителя напряжения (резисторы R1 и R2) между выходом операционного усилителя и неинвертирующим входом существует положительная обратная связь. При этом, если на выходе напряжение высокого уровня
(Q = +Uп1), за счет делителя напряжения R1, R2 на неинвертирующий вход поступает напряжение Ua = Uп1 R1/(R1 + R2) той же полярности и в отсутствие входного сигнала (резисторы R3 и R4 связаны с общей шиной) триггер сохраняет указанное состояние.
Если при этом на инвертирующий вход (через формирующую цепь С1, R3 и ограничивающий диод VD1) поступит кратковременный импульс положительной полярности с амплитудой, превышающей Ua, произойдет переключение операционного усилителя и на выходе его наступит состояние, при котором Q = - Uп2. В результате этого на неинвертирующем входе в точке А напряжение получит новое значение -
Ua = - Uп2 R1/(R1 + R2) и триггер останется в этом состоянии, пока на его инвертирующий вход (через формирующую цепь С2, R4 и ограничивающий диод VD2) не поступит импульс отрицательной полярности с амплитудой, превышающей напряжение Ua.
Очевидно, что реализация триггера на операционном усилителе связана с рядом особенностей: требуется два источника напряжения питания (+Uп1 и –Uп2); триггер имеет только один выход Q; смена выходного состояния происходит под действием разнополярных входных импульсов. Если к этому добавить сравнительно малое быстродействие, то станет ясно, что применение таких триггеров имеет смысл только в устройствах, целиком выполненных на операционных усилителях.
ЛИТЕРАТУРА.
, Чаплыгин электроника. Москва. Энергоатомиздат. 1988г. Гутников электроника в измерительных устройствах. Ленинград. Энергоатомиздат. 1988г. Шило цифровые микросхемы. Москва. Радио и связь. 1989г. , 33 схемы на триггерах. Ленинград. Энергоатомиздат. 1990г.