Понятие о логическом элементе (стр. 5 )

Обычно транзистор n — p — n-типа выполняется с несколь­кими коллекторами (область n3).Когда транзисторы VT1 и VT2 закрыты, транзистор VT3 от­крыт током инжектора I (сплошная линия прохождения тока) и напряжение в узле 2 ЛЭ И2Л что соответствует уровню логической 1 в ПЛ. Если транзи­стор VT2 откроется, то ток инжектора VT3 переключится в цепь коллектора VT2 (пунктирная линия) и тран­зистор VT3 закроется. В узле 2 будет напряжение насыщения коллектора VT2:

Площадь, приходящаяся на один ЛЭ в схемах в И2Л, приблизительно в 10 раз меньше, чем в схемах ТТЛ. Применение диодов Шотки в схемах И2Л позволяет без увеличения потребляемой мощности получить еще более высокое быстродействие.

Реализация логических функций на лэ И2Л
Основой принцип инжекционной схемотехники: объединение выходов инжекционных ин векторов реализует логическую функцию монтажное И.

Достоинства: Минимальная площадь (для эпитаксиально-планарной технологии). Минимальная мощность (для биполярных схем) (уменьшение рабочего тока)
Минимальная pt (среди всех схем)

Недостатки: Большая задержка (5-100 нс.) Необходимость подтягивать параметры (n+) Возрастает площадь
- чем больше сложность, тем ниже надежность.
ИЛИ-НЕ

20. Передача логических сигналов от одного ЛЭ к другому. Виды помех и борьба с ними.

КМОП (К-МОП; комплементарная логика на транзисторах металл-оксид-полупроводник; англ. CMOS, Complementary-symmetry/metal-oxide semiconductor).
Большое распространение получили в последнее время ИМС на основе полевых транзисторов структуры МОП. Принципиальные особенности их позволяют создавать элементы и новые узлы цифровых устройств с малым потреблением P при высокой помехоустойчивости и нагрузочной способности. Сравнительно с биполярными они имеют меньшие размеры, что позволяет разместить на единице площади кристалла большее число элементов при более простой технологии. Действие их основано на управлении рабочим током при помощи электрического поля, создаваемого входным напряжением, поэтому для полевых транзисторов характерно высокое входное сопротивление. Анализируя передаточную характеристику, можно сделать выводы:

1.Логические уровни у схемы равны соответственно: нижний – нулю, верхний - Uи. п. Полезный сигнал на выходе равен напряжению питания (никакая другая схемотехника не обеспечивает этих возможностей). 2.Работоспособность схемы не зависит от напряжения питания, начиная со значений Uи. п> 2Uотп, т. е. схема может работать при весьма больших разбросах по питанию, если начальный его уровень выбран с соответствующим запасом.
Элементы КМДП цифровых микросхем используют пары МДП-транзисторов (со структурой металл - диэлектрик-полупроводник)

Реализация И-НЕ ИЛИ-НЕ на КМОП элементах
Большое распространение получили в последнее время ИМС на основе полевых транзисторов структуры МОП. Принципиальные особенности их позволяют создавать элементы и новые узлы цифровых устройств с малым потреблением P при высокой помехоустойчивости и нагрузочной способности. Сравнительно с биполярными они имеют меньшие размеры, что позволяет разместить на единице площади кристалла большее число элементов при более простой технологии.
Действие их основано на управлении рабочим током при помощи электрического поля, создаваемого входным напряжением, поэтому для полевых транзисторов характерно высокое входное сопротивление. Чтобы открыть оба нижних транзистора надо, чтобы на входе A и входе B была логическая единица, при этом оба верхних транзистора закроются и на выходе Q будет логический ноль. Если хотя бы на одном или на обоих входах будет логический ноль, то хотя бы один из нижних транзисторов закроется, один из верхних откроется, при этом на выходе будет логическая единица.

Схема КМОП ЛЭ И–НЕ и его таблица истинности: Схема

КМОП ЛЭ ИЛИ–НЕ и его таблица истинности:

Если на входах A или B (или на обоих) логическая единица, то откроется один или оба из нижних транзисторов, при этом закроется один или оба верхних транзистора, тогда на выходе логический ноль. Если на обоих входах логический ноль, то закроются оба нижних и откроются оба верхних транзистора, при этом на выходе логическая единица.

26.Двоичные сумматоры (полусумматоры и полные сумматоры). Синтез и реализация.

Сумматоры.

Простейшим суммирующим элементом является полусумматор. Он имеет два входа А и В и два выхода: S (cумма ) и P (перенос) (рисунок а).

Рисунок. Суммирующие элементы

Обозначением полусумматора служат буквы НS (Нalf Sum). Его работа описывается уравнениями

Процедуру сложения двух n – разрядных двоичных чисел можно представить следующим образом. Сложение цифр А0 и В0 младшего разряда дает бит суммы S0 и бит переноса P1. В следующем разряде производится сложение цифр А1, В1, и Р1, которое формирует бит суммы S1 и перенос Р2.

Полный одноразрядный сумматор имеет три входа (рисунок б): два для слагаемых А и В и один для сигнала переноса с предыдущего разряда.

На рисунке 2 показана схема, поясняющая принцип действия n - разрядного сумматора с последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора младших разрядов установлен “0”, так как сигнал переноса сюда не поступает.

Рис. 2 Сумматор с последовательным переносом.

Слагаемые А i и Bi складываются во всех разрядах одновременно, а перенос Р поступает с окончанием операции сложения в предыдущем разряде.

Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей схеме.

Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы – блоки ускоренного переноса. Они имеют достаточно сложную схему даже для n = 4 и с увеличением числа разрядов сложность настолько возрастает, что изготовление их становится нецелесообразно.

В виде отдельных микросхем выпускаются одноразрядные, двухразрядные и четырехразрядные сумматоры. В семействе ТТЛ это микросхемы соответственно К155ИМ1, ИМ2 и ИМ3.

как из 2х полусумматоров построить полный сумматор

Одноразрядные двоичные сумматоры строятся по самым различным схемам. Рассмотрим функционирование одноразрядного сумматора, составленного из двух полусумматоров. Полусумматор - это устройство, производящее сложение двух одноразрядных двоичных чисел без учета переноса предыдущего разряда. Составим таблицу истинности полусумматора и полного одноразрядного двоичного сумматора (таблица 1.2).

Ai, Bi – двоичные цифры i разряда, Pi-1 – перенос из (i-1) разряда, Si – сумма, получившаяся в i разряде, Pi - перенос из i разряда в (i+1) разряд.

Первые четыре строчки таблицы 1.2 представляют собой таблицу истинности полусумматора.

Сконструируем двоичный полусумматор. Из таблицы истинности следует, что полусумматор должен иметь два входа и два выхода. Следовательно, нам потребуются, по крайней мере, два двухвходовых логических элемента (каждый логический элемент имеет только один выход).

Из таблиц истинности логических элементов и полусумматора видно, что для получения суммы двух одноразрядных двоичных чисел необходимо использовать логический элемент исключающее ИЛИ, а для получения переноса – логический элемент 2И. Схема полусумматора, построенного на указанных логических элементах, приведена на рисунке 1.31.

Схема полного одноразрядного сумматора построенного на двух полусумматорах приведена на рисунке 1.32. Один полусумматор используется для сложения i-го разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.

Показать самостоятельно, что для получения переноса в полном одноразрядном двоичном сумматоре необходимо сигналы переносов от полусумматоров подать на входы логического элемента 2ИЛИ, на выходе которого получится перенос из полного одноразрядного двоичного сумматора.

27.Мультиплексоры

Мультиплексор – это функциональный узел, осуществляющий подключение

( коммутацию ) одного из нескольких входов данных к выходу. С помощью мульти-плексора выполняется временное разделение информации, поступающей по разным каналам.

Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет 2 n. Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен в выходным выводом.

Разрешающий (стробирующий ) вход управляет одновременно всеми информационными входами независимо от состояния адресных входов. Наличие разрешающего входа расширяет возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Этот вход используется также для наращивания разрядности.