УТВЕРЖДАЮ

Проректор-директор ИК

________________

«01» 09 2012 г.

РАБОЧАЯ ПРОГРАММА МОДУЛЯ

Схемотехника ЭВМ. Часть 1

дисциплины Электротехника, электроника и схемотехника

НАПРАВЛЕНИЕ ООП 230100 Информатика и вычислительная техники

ПРОФИЛИ ПОДГОТОВКИ Вычислительные машины, комплексы, системы и сети, Системы автоматизированного проектирования

КВАЛИФИКАЦИЯ (СТЕПЕНЬ) бакалавр

БАЗОВЫЙ УЧЕБНЫЙ ПЛАН ПРИЕМА 2012 г.

КУРС 3 СЕМЕСТР 6

КОЛИЧЕСТВО КРЕДИТОВ 4 кредита ECTS

ПРЕРЕКВИЗИТЫ Б2.Б1, Б2.В2, Б3.Б3.1, Б3.Б3.2, Б3.В.1.1

ВИДЫ УЧЕБНОЙ ДЕЯТЕЛЬНОСТИ И ВРЕМЕННОЙ РЕСУРС:

Лекции 24 час.

Лабораторные занятия 32 час.

Практические занятия 8 час.

АУДИТОРНЫЕ ЗАНЯТИЯ 64 час.

САМОСТОЯТЕЛЬНАЯ РАБОТА 64 час.

ИТОГО 128 час.

ФОРМА ОБУЧЕНИЯ очная

ВИД ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ экзамен

ОБЕСПЕЧИВАЮЩЕЕ ПОДРАЗДЕЛЕНИЕ кафедра ВТ

ЗАВЕДУЮЩИЙ КАФЕДРОЙ ВТ ____________ , профессор

РУКОВОДИТЕЛЬ ООП ____________ , доцент

ПРЕПОДАВАТЕЛЬ ____________ , доцент

2012г.

1. ЦЕЛИ ОСВОЕНИЯ МОДУЛЯ

Целями преподавания дисциплины являются усвоение студентами вопросов теории и практики интегральной схемотехники с применением современных информационных технологий, а также формирование у них мотивации к самообразованию за счет активизации самостоятельной познавательной деятельности.

Поставленные цели полностью соответствуют целям (Ц1, Ц2, Ц4) ООП.

2.МЕСТО МОДУЛЯ В СТРУКТУРЕ ООП

Дисциплина «Электротехника, электроника и схемотехника» (Б3.Б3), в которую входит модуль «Схемотехника ЭВМ. Часть 1» (Б3.Б3.3) является базовой профессионального цикла (Б3).

НЕ нашли? Не то? Что вы ищете?

Для успешного усвоения модуля «Схемотехника ЭВМ. Часть 1» необходимы знания базовых понятий информатики, форм представления и преобразования информации в компьютере, теории булевых функций и теории графов, основ теории автоматов, методов анализа и синтеза конечных автоматов, методов диагностирования автоматов; умения применять вычислительную технику для решения практических задач, оперировать элементами алгебры логики, выполнять синтез автоматов, проводить анализ схем управляющих автоматов. Владеть навыками работы на персональном компьютере.

Пререквизитами данной дисциплины являются дисциплины математического и естественнонаучного цикла (Б2): «Информатика» (Б2.Б1), «Дискретная математика» (Б2.В1.1); профессионального цикла (Б3): «Электротехника» (Б3.Б3.1), «Электроника» (Б3.Б3.2), «Теория автоматов» (Б3.В.1.1).

2. РЕЗУЛЬТАТЫ ОСВОЕНИЯ МОДУЛЯ

Планируемым результатом освоения модуля является способность разрабатывать программные и аппаратные средства (системы, устройства, блоки, программы, базы данных и т. п.) в соответствии с техническим заданием и с использованием средств автоматизации проектирования (Р4).

В результате освоения модуля студент должен:

Знать:

Принципы построения, параметры и характеристики цифровых и аналоговых элементов ЭВМ, функциональные узлы комбинационного и последовательностного типа (З.4.3):

·  основные параметры интегральных схем (З.4.3.1);

·  системы элементов ТТЛ, ТТЛШ, р-МОП, n-МОП, КМОП, оптоэлектронные ИС (З.4.3.2);

·  триггерные устройства (З.4.3.3);

·  функциональные узлы последовательностного типа: регистры, счетчики (З.4.3.4);

·  функциональные узлы комбинационного типа: дешифраторы, шифраторы, мультиплексоры, демультиплексоры, сумматоры, преобразователи кодов, компараторы, АЛУ, схемы контроля (З.4.3.5);

·  схемотехнику энергозависимых и энергонезависимых твердотельных запоминающих устройств (З.4.3.6);

·  БИС/СБИС с программируемой структурой (З.4.3.7);

·  методы автоматизации схемотехнического проектирования (З.4.3.8);

уметь:

Ставить и решать схемотехнические задачи, связанные с выбором системы элементов при заданных требованиях и параметрах (временных, мощностных, габаритных, надёжностных (У.4.3):

·  пользоваться справочной научно-технической литературой (У.4.3.1);

·  проектировать устройства на основе МИС, СИС комбинационного и последовательностного типов, обеспечивая требуемые быстродействия, помехоустойчивость и надежность (У.4.3.2);

·  производить согласование различных систем элементов при их совместном использовании (У.4.3.3);

·  строить ЗУ требуемого объема из микросхем меньшей разрядности и объема (У.4.3.4);

·  разрабатывать устройства на основе БИС/СБИС с программируемой структурой с помощью САПР Quartus II (У.4.3.5);

·  производить проверку работоспособности разработанных схем с помощью физического моделирования и моделирования с помощью пакета Electronic Workbench (У.4.3.6);

владеть методами выбора элементной базы для построения различных архитектур вычислительных средств (В.4.3).

В процессе освоения дисциплины у студентов развиваются следующие компетенции:

1.Универсальные (общекультурные):

·  умеет логически верно, аргументировано и ясно строить устную и письменную речь (ОК-2 ФГОС);

    готов к кооперации с коллегами, работе в коллективе (ОК-3 ФГОС);

2.Профессиональные:

    разрабатывать интерфейсы «человек-ЭВМ» (ПК-3 ФГОС); разрабатывать модели компонентов информационных систем, включая модели баз данных (ПК-4 ФГОС); разрабатывать компоненты программных комплексов и баз данных, использовать современные инструментальные средства и технологии программирования (ПК-5 ФГОС).

4. СТРУКТУРА И СОДЕРЖАНИЕ МОДУЛЯ

4.1. Аннотированное содержание разделов модуля

1) Основные характеристики и классификация интегральных схем.

Понятие интегральной схемы (ИС). Классификации ИС. Понятие серии микросхем, типа микросхем. Уровень интеграции. Условное обозначение микросхем согласно ГОСТ.

2) Элементная база серий малых, средних, больших ИС и микропроцессоров.

Классификация цифровых схем по принципу схемотехнического построения. Элементы транзисторно-транзисторной логики (ТТЛ). Микросхемы ТТЛ с транзисторами Шотки (ТТЛШ). Элемент с открытым коллектором, элемент с тремя состояниями выхода, использование этих элементов. Цифровые ИМС на униполярных транзисторах (р-МОП, n-МОП, КМОП). Элемент КМОП с тремя состояниями выхода. Сопряжение микросхем ТТЛШ и КМОП. Оптроны и оптоэлектронные интегральные схемы, их применение.

3) Триггерные устройства.

Классификация триггерных устройств. Временные состязания сигналов (эффект «гонок»). Основные типы триггеров: RS, D, T, DV, TV, JK. Асинхронные триггеры, синхронные триггеры, тактируемые уровнем (статические); триггеры, тактируемые фронтом (динамические); одноступенчатые и многоступенчатые триггеры.

4) Функциональные узлы последовательностного типа.

Регистры и регистровые файлы. Классификация регистров. Регистровые файлы. Счетчики. Классификация счётчиков. Двоичные и недвоичные счётчики. Счётчики прямого и обратного счётов. Реверсивные счётчики. Методы повышения быстродействия счётчиков. Двоично-кодированные счётчики с произвольным модулем счёта.

5) Функциональные узлы комбинационного типа.

Мультиплексоры и демультиплексоры. Дешифраторы и шифраторы. Сумматоры. Схемы одноразрядного сумматора. Многоразрядные сумматоры с последовательным, параллельным переносом. Сумматоры групповой структуры. Арифметико-логические устройства и блоки ускоренного переноса. Матричные умножители. Компараторы. Преобразователи кодов. Схемы контроля.

6) Синхронизация в цифровых устройствах.

Переходные процессы в логических схемах. Гонки. Назначение синхронизации. Система двухфазной синхронизации. Однофазная синхронизация. Генераторы синхросерий. Триггер Шмитта.

7) Схемотехника запоминающих устройств.

Классификация микросхем памяти. Запоминающий элемент микросхем динамической памяти. Микросхемы памяти DRAM. Микросхемы синхронной динамической памяти SDRAM. Микросхемы масочных постоянных запоминающих устройств (ПЗУМ – ROM). Микросхемы программируемых и репрограммируемых ПЗУ (ППЗУ – PROM и РПЗУ – EPROM/ РПЗУ-ЭС – EEPROM). Микросхемы флэш-памяти (Flash memory). Микросхемы ферроэлектрической памяти (FRAM). Микросхемы магнитной памяти (MRAM).

8) Микросхемы программируемой логики, базовые матричные кристаллы.

Общие сведения. Классификация. Программируемые логические матрицы (ПЛМ). Базовые матричные кристаллы (БМК). Программируемые пользователем вентильные матрицы (FPGA). Сложные программируемые логические устройства CPLD и СБИС программируемой логики смешанной архитектуры. СБИС программируемой логики типа “система на кристалле” (SOC).

9) Методика и средства проектирования цифровых устройств. Методы автоматизации схемотехнического проектирования.

Классификация систем схемотехнического проектирования. Работа в системе Electronics Workbench, Max+plusII, Quartus II.

10) Перспективы развития схемотехники.

Необходимость создания наноэлектронных устройств. Виды наноэлектронных устройств. Устройства молекулярной электроники.

4.2. Структура модуля по разделам и формам организации обучения

Таблица 1.

Структура модуля

по разделам и формам организации обучения

Название раздела/темы

Аудиторная работа (час)

СРС

(час)

Колл,

Контр. Р.

Итого

Лекции

Практ./сем.

занятия

Лаб. зан.

1. Основные характеристики и классификация интегральных схем.

2

1

ИДЗ №1, №2

3

2. Элементная база серий малых, средних, больших ИС и микропроцессоров.

7

1

2

3

13

3. Триггерные устройства.

3

1

6

3

13

4. Функциональные узлы последовательностного типа.

5

3

6

10

20

5. Функциональные узлы комбинационного типа.

2

2

6

12

20

6. Синхронизация в цифровых устройствах.

1

1

6

5

13

7. Схемотехника запоминающих устройств.

1

2

18

8. Микросхемы программируемой логики, базовые матричные кристаллы.

1

12

13

9. Методика и средства проектирования цифровых устройств. Методы автоматизации схемотехнического проектирования.

1

6

13

17

10. Перспективы развития схемотехники.

1

5

6

Итого

24

8

32

64

128

4.3. Распределение компетенций по разделам дисциплины

Таблица 2.

Распределение по разделам дисциплины

планируемых результатов обучения

№

Формируемые

компетенции

Разделы дисциплины

1

2

3

4

5

6

7

8

9

10

1.   

З.4.3.1

+

2.   

З.4.3.2

+

3.   

З.4.3.3

+

4.   

З.4.3.4

+

5.   

З.4.3.5

+

6.   

З.4.3.6

+

7.   

З.4.3.7

+

8.   

З.4.3.8

+

9.   

У.4.3.1

+

+

+

+

+

+

+

+

+

10.   

У.4.3.2

+

+

+

+

+

+

11.   

У.4.3.3

+

+

+

12.   

У.4.3.4

+

13.   

У.4.3.5

+

+

14.   

У.4.3.6

+

15.   

В.4.3.

+

+

+

+

+

+

+

+

+

+

5. ОБРАЗОВАТЕЛЬНЫЕ ТЕХНОЛОГИИ

В таблице 3 приведено описание образовательных технологий, используемых в данном модуле.

Таблица 3.

Методы и формы организации обучения (ФОО)

ФОО

Методы

Лекц.

Лаб. раб.

Пр. зан./

Сем.,

Тр*., Мк**

СРС

К. пр.

IT-методы

+

+

Работа в команде

+

Case-study

+

+

Игра

Методы проблемного обучения.

+

Обучение

на основе опыта

+

Опережающая самостоятельная работа

+

+

Проектный метод

+

+

+

Поисковый метод

+

+

Исследовательский метод

+

+

+

Другие методы

6. ОРГАНИЗАЦИЯ И УЧЕБНО-МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ САМОСТОЯТЕЛЬНОЙ РАБОТЫ СТУДЕНТОВ

6.1. Самостоятельную работу студентов (СРС) можно разделить на текущую и творческую

Текущая СРС – работа с лекционным материалом, подготовка к лабораторным работам и практическим занятиям; выполнение индивидуальных домашних заданий; опережающая самостоятельная работа и изучение тем, вынесенных на самостоятельную проработку, по списку рекомендованной литературе; подготовка к экзамену.

Творческая проблемно-ориентированная самостоятельная работа (ТСР) – поиск и анализ информации о современной элементной базе.

6.2. Содержание самостоятельной работы студентов по модулю

Самостоятельная работа студентов заключается в выполнении индивидуальных домашних заданий («Построение комбинационной схемы на логических элементах», «Использование СИС комбинационного и последовательностного типа для построения устройств») по вариантам (приложение 1) и изучении тем, вынесенных на самостоятельное изучение: схемотехника запоминающих устройств, микросхемы программируемой логики, базовые матричные кристаллы.

6.3. Контроль самостоятельной работы

Оценка результатов самостоятельной работы организуется как единство двух форм: самоконтроль и контроль со стороны преподавателя.

Самоконтроль в контролирующей программе (контролирующие тесты) – контроль знаний, полученных из рекомендованных источников.

Текущий контроль осуществляется в виде защиты отчётов о выполнении лабораторных работ. Рубежный контроль в виде защиты отчётов о выполнении двух ИДЗ.

По результатам текущего и рубежного контроля формируется допуск студента к экзамену. Экзамен проводится в письменной форме и оценивается преподавателем.

6.4. Учебно-методическое обеспечение самостоятельной работы студентов

Для самостоятельной работы студентов используются сетевые образовательные ресурсы, представленные на Web-сервере кафедры ВТ и в сети Интернет, а также рекомендованная литература, имеющаяся в научно-технической библиотеке ТПУ.

7. СРЕДСТВА (ФОС) ТЕКУЩЕЙ И ИТОГОВОЙ ОЦЕНКИ КАЧЕСТВА ОСВОЕНИЯ МОДУЛЯ

Организация текущего контроля полученных студентами знаний по данной дисциплине осуществляется с помощью защиты отчётов о выполнении лабораторных работ. Рубежный контроль осуществляется с помощью защиты отчётов о выполнении ИДЗ (пример задания ИДЗ в приложении 1). Для проведения экзамена предлагаются 40 теоретических вопросов и 40 задач. Экзаменационный билет содержит 2 теоретических вопросов и 2 задачи.

8. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ МОДУЛЯ

·  основная литература:

1.  , Мальчуков ЭВМ. Часть 1: Учебное пособие. - Томск : Изд-во Томского политехнического университета, 2011 - 167 c.

2.  Угрюмов схемотехника: учеб. Пособие для вузов. – 3-ое изд., перераб. И доп. – СПб.: БХВ – Петербург, 2010, 816 с.

3.  Нарышкин устройства и микропроцессоры: Учеб. пособие для студ. высш. учеб. заведений/ Александр Кириллович Нарышкин. М.: Издательский центр «Академия», 2006, 320 с.

4.  Нанотехнологии в электронике. Под редакцией Ю. Чаплыгина. М: Техносфера. – 2006.

5.  , Шейнин цифровых схем на VHDL. – СПб.: БХВ - Петербург, 2003.

·  дополнительная литература:

6.  рикладная оптоэлектроника. 2-ое изд – М: Техносфера. – 2008.

7.  истемы на кристалле. Проектирование и развитие. 2-ое изд – М: Техносфера. – 2007.

8.  хемотехника электронных систем. Цифровые устройства. 3-ое изд – СПб.: БХВ – Петербург, 2009.

·  программное обеспечение и Internet-ресурсы:

1.  Web-ресурс по адресу http://metod. vt. tpu. ru/edu/df/schem/guide/

2.  Программа Electronics Workbench.

3.  Программа Quartus II.

4.  Программа Multisim.

9. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ МОДУЛЯ

Лабораторные работы выполняются в компьютерном классе, оснащенном 9-ю компьютерами на базе процессоров Intel Core 2 Duo и учебными стендами SDK-6.1.

Программа составлена на основе Стандарта ООП ТПУ в соответствии с требованиями ФГОС по направлению 230100 «Информатика и вычислительная техника.

Программа одобрена на заседании кафедры вычислительной техники

(протокол № 12 от «26» __05__ 2012 г.).

Автор – доцент кафедры вычислительной техники

Рецензент – профессор, зав. кафедрой вычислительной техники

ПРИЛОЖЕНИЕ 1

ИНДИВИДУАЛЬНОЕ ЗАДАНИЕ N1
"Проектирование логической схемы на МИС"

Разработать минимум две схемы (для вариантов задания N3, N4 - одну), реализующие указанную в задании логическую функцию.

При проектировании использовать только логические элементы заданной серии (не использовать дешифраторы, шифраторы, мультиплексоры, демультиплексоры, компараторы, сумматоры, преобразователи кодов, арифметико-логические устройства); входы разработанной схемы должны иметь нагрузочный коэффициент, равный 1; выходы схемы должны иметь стандартную для заданной серии нагрузочную способность; входы, выходы, питание на схему должны заводиться через разъём; разработать процедуру и специальное оборудование, необходимое для неавтоматизированного тестирования изготовленного изделия.

Вариант задания берётся согласно порядкового номера студента в группе из нижеприведенной таблицы.

Пример таблицы

N студента в группе

Вариант проектируемой схемы

Используемая серия ИС

1

1

K555

2

2

K530

3

3

K533

Варианты проектируемых логических схем

Вариант N1

Разработать схему преобразователя восьмиразрядного слова в RLL – код. При преобразовании слова разбиваются на два четырехразрядных полуслова, которые преобразуются независимо друг от друга.

Двоичное полуслово

(входы половины схемы)

Кодовая группа RLL

(выходы половины схемы)

x3

x2

x1

x0

y4

y3

y2

y1

y0

0

0

0

0

1

1

0

0

1

0

0

0

1

1

1

0

1

1

0

0

1

0

1

0

0

1

0

0

0

1

1

1

0

0

1

1

0

1

0

0

1

1

1

0

1

0

1

0

1

1

0

1

0

1

0

1

1

0

1

0

1

1

0

0

1

1

1

1

0

1

1

1

1

0

0

0

1

1

0

1

0

1

0

0

1

0

1

0

0

1

1

0

1

0

0

1

0

1

0

1

0

1

1

0

1

0

1

1

1

1

0

0

1

1

1

1

0

1

1

0

1

0

1

1

0

1

1

1

1

0

0

1

1

1

0

1

1

1

1

0

1

1

1

1