аппаратной реализации канала сбора и обработки данных. По дисциплине «Системы

автоматического управления электроэнергетическими объектами предприятий» вариант №3

Федеральное агентство по образованию

Государственное образовательное учреждение высшего профессионального

образования

«ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

Факультет  - 

Направление (специальность)  -  электроэнергетика и электротехника

Кафедра  -        электроснабжение промышленных предприятий

СИНТЕЗ И РАСЧЕТ ЭЛЕМЕНТОВ ПРОГРАММНОЙ И

АППАРАТНОЙ РЕАЛИЗАЦИИ КАНАЛА СБОРА И

ОБРАБОТКИ ДАННЫХ

(Тема индивидуального домашнего задания)

Индивидуальное домашнее задание

по дисциплине

«Системы автоматического управления

электроэнергетическими объектами предприятий»

Вариант №3

Студент  гр.________  ___________________ 

                (номер группы)                        (подпись)

                                ___________________

       (дата)

Руководитель                  ____________________ 

доцент, канд. техн наук                (подпись)

                                ___________________

НЕ нашли? Не то? Что вы ищете?

       (дата)

.

Допустить к защите:

Заведующий кафедрой

д-р техн. наук, проф.  __________________ 

                                        (подпись)

                                _________________

  (дата)

       

       Томск -  2016

задача №1


1.1  Для заданных значений: (табл.1) рассчитать параметры эллиптического фильтра нижних частот второго порядка.

Таблица 1 – Исходные данные для расчета эллиптического фильтра

№ вар.

, Гц

, дБ

, дБ

3

50

1

30

0,5

45,741812

1,401021

1,532193

1.2  Для установившейся частоты передаточную функцию можно переписать в виде

Записать выражение передаточной функции фильтра нижних частот и построить логарифмическую амплитудно-частотную

и фазо-частотную характеристики в одних осях (масштаб логарифмический).

1.3  По логарифмической амплитудно-частотной характеристике определить параметры .

Решение

1.1  Примем, что схема эллиптического фильтра нижних частот второго порядка имеет вид, представленный на рис.1 [1, с.15]. Зададимся значениями

Параметры эллиптического ФНЧ второго порядка рассчитаем по формуле [1, с.14]:

Номиналы сопротивлений выбираем из стандартного ряда Е96:

Пересчитаем значения коэффициентов:

1.2  Записываем выражение для передаточной функции

где .

Записываем выражение для частотной передаточной функции, выполняя замену переменной :

Записываем выражение для модуля частотной передаточной функции:

Записываем выражение для логарифмической амплитудно-частотной характеристики:

Записываем выражение для фазо-частотной характеристики:

ЛАЧХ и ЛФЧХ, построенные по двум последним выражениям, приведены на рис.2.

1.3  По ЛАЧХ рис.2 определяем:

а) неравномерность передачи в полосе пропускания ;

б) минимальное затухание в полосе задерживания

в) ширина переходной области .

задача №2


2.1  Учитывая, что принцип работы распределителя импульсов отражает рис.3, описать работу схемы преобразователя двоичного кода 8–4–2–1 в корректирующий код Хемминга рис.4, если задан двоичный код

На рис.4 порядок следования импульсов с выходов распределителя следующий 9–1–2–3–4–5–6–7–8.

2.2  Представить полученный помехоустойчивый код числа, представляющий комбинацию который формируется информационным разрядом вперед.

2.3  Описать работу схемы преобразования кода Хемминга в параллельный код (рис.5), если из канала связи поступает кодоимпульсная комбинация (младшим разрядом вперед), при условии, что под воздействием импульсной помехи искажается 5-ый (считая со стороны контрольных) бит комбинации.

На рис.5 порядок следования импульсов с выходов распределителя следующий 1–2–3–4–5–6–7–8–9–10.

2.4  Представить полученный параллельный код числа .

Решение

2.1  На вход преобразователя поступает параллельный четырехразрядный двоичный код. Принцип действия преобразователя заключается в следующем.

    По импульсному сигналу с выхода 9 распределителя импульсов РИ, поступающему на вторые входы логических элементов DX1–DX4, код запоминается триггерами ST1–ST4, представляющими собой Т–триггера со счетным входом Т и входами принудительной установки в единичное S (set) и нулевое R (reset) состояние. По импульсному сигналу с выхода 1 РИ, поступающему на второй вход логического элемента DX8, первый (младший) разряд входного кода через логические элементы DX8, DW4 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW4 и DW5 – уровень логического 0. Одновременно импульсный сигнал с выхода 1 РИ также поступает на третьи входы логических элементов DW1–DW3 (на остальных входах – логический 0), проходит через них и поступает на вторые входы логических элементов DX9–DX11. Первый (младший) разряд входного кода с выхода логического элемента DW4 через логические элементы DX9–DX11 поступает на счетные входы Т–триггеров ST5–ST7, которые изменяют свое состояние на противоположное (переключаются из нулевого (начального) состояния в единичное). По импульсному сигналу с выхода 2 РИ, поступающему на второй вход логического элемента DX7, второй разряд входного кода через логические элементы DX7, DW4 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW4 и DW5 – уровень логического 0. Одновременно импульсный сигнал с выхода 2 РИ также поступает на вторые входы логических элементов DW2 и DW3 (на остальных входах – логический 0), проходит через них и поступает на вторые входы логических элементов DX10 и DX11. Второй разряд входного кода с выхода логического элемента DW4 через логические элементы DX10 и DX11 поступает на счетные входы Т–триггеров ST5 и ST6, которые изменяют свое состояние на противоположное (переключаются из единичного состояния в нулевое). По импульсному сигналу с выхода 3 РИ, поступающему на второй вход логического элемента DX6, третий разряд входного кода через логические элементы DX6, DW4 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW4 и DW5 – уровень логического 0. Одновременно импульсный сигнал с выхода 3 РИ также поступает на второй вход логического элемента DW1 и на первый вход DW3 (на остальных входах – логический 0), проходит через них и поступает на вторые входы логических элементов DX9 и DX11. Третий разряд входного кода с выхода логического элемента DW4 через логические элементы DX9 и DX11 поступает на счетные входы Т–триггеров ST5 и ST7, которые не изменяют своего состояния (триггер ST5 остается в состоянии 0, триггер ST7 – в состоянии 1). По импульсному сигналу с выхода 4 РИ, поступающему на первый вход логического элемента DX14, выходной сигнал триггера ST5 через логические элементы DX14, DW6 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW6 и DW5 – уровень логического 0. По импульсному сигналу с выхода 5 РИ, поступающему на второй вход логического элемента DX5, четвертый (старший) разряд входного кода через логические элементы DX5, DW4 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW4 и DW5 – уровень логического 0. Одновременно импульсный сигнал с выхода 5 РИ также поступает на первые входы логических элементов DW1 и DW2 (на остальных входах – логический 0), проходит через них и поступает на вторые входы логических элементов DX9 и DX10. Четвертый (старший) разряд входного кода с выхода логического элемента DW4 через логические элементы DX9 и DX10 поступает на счетные входы Т–триггеров ST6 и ST7, которые не изменяют своего состояния (триггер ST6 остается в состоянии 0, триггер ST7 – в состоянии 1). По импульсному сигналу с выхода 6 РИ, поступающему на первый вход логического элемента DX13, выходной сигнал триггера ST6 через логические элементы DX13, DW6 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW6 и DW5 – уровень логического 0. По импульсному сигналу с выхода 7 РИ, поступающему на первый вход логического элемента DX12, выходной сигнал триггера ST7 через логические элементы DX12, DW6 и DW5 проходит в канал связи, т. к. на остальных входах логических элементов DW6 и DW5 – уровень логического 0. По импульсному сигналу с выхода 8 РИ, поступающему на входы R принудительной установки триггеров в нулевое состояние, Т–триггеры ST1–ST7 переводятся в нулевое состояние. Далее цикл работы схемы повторяется заново.

2.2  Таким образом, в канал связи с выхода преобразователя рис.4, при поступлении на его вход двоичного кода , будет передана кодоимпульсная комбинация .

2.3  Пусть переданный кодоимпульсный сигнал

с искажённым помехой пятым (считая со стороны контрольных) разрядом, т. е. в виде , поступает из канала связи на вход преобразователя рис.5 младшим разрядом вперед. Принцип действия декодера кода Хемминга рис.5 заключается в следующем.

    Под воздействием импульса с выхода 1 РИ через схему DX1 первый (младший) разряд фиксируется триггером ST1. Этот же разряд через элементы DW1–DW3 и DX5–DX7 переключает триггеры контроля ST5–ST7 в единичное состояние, что в свою очередь инициирует появление единицы на выходе 7 преобразователя двоичного кода веса 8–4–2–1 в десятичный (дешифратора DC). Под воздействием импульса с выхода 2 РИ через схему DX2 второй разряд фиксируется триггером ST2. Этот же разряд через элементы DW1–DW2 и DX5–DX6 переключает триггеры контроля ST5–ST6 в нулевое состояние, что в свою очередь инициирует появление единицы на выходе 4 дешифратора DC. Под воздействием импульса с выхода 3 РИ через схему DX3 третий разряд (искаженный при передаче) фиксируется триггером ST3. Этот же разряд через элементы DW1, DW3 и DX5, DX7 переключает триггеры контроля ST5, ST7 (триггер ST5 переключается в единичное состояние, триггер ST7 – в нулевое), что в свою очередь инициирует появление единицы на выходе 1 дешифратора DC. Под воздействием импульса с выхода 4 РИ четвертый разряд через элементы DW1 и DX5 не переключает триггер контроля ST5 (триггер ST5 остается в единичном состоянии), а единица на выходе 1 дешифратора DC сохраняется. Под воздействием импульса с выхода 5 РИ через схему DX4 пятый разряд фиксируется триггером ST4. Этот же разряд через элементы DW2, DW3 и DX6, DX7 не переключает триггеры контроля ST6, ST7 (триггеры ST6 и ST7 остаются в нулевом состоянии), а единица на выходе 1 дешифратора DC сохраняется. Под воздействием импульса с выхода 6 РИ шестой разряд через элементы DW2 и DX6 не переключает триггер контроля ST6 (триггер ST6 остается в нулевом состоянии), а единица на выходе 1 дешифратора DC сохраняется. Под воздействием импульса с выхода 7 РИ седьмой разряд через элементы DW3 и DX7 переключает триггер контроля ST7 (триггер ST7 переключается в единичное состояние), что в свою очередь инициирует появление единицы на выходе 5 дешифратора DC. Под воздействием импульса с выхода 8 РИ единица с выхода 5 дешифратора DC через элемент DX10 проходит на счетный вход триггера ST3 и переключает его в нулевое состояние. Под воздействием импульса с выхода 9 РИ через элементы DX12–DX15 состояния информационных триггеров ST1–ST4 в виде исправленного параллельного двоичного кода проходят на выход схемы. Под воздействием импульса с выхода 10 РИ, поступающего на входы R принудительной установки в нулевое состояние, информационные триггеры ST1–ST4 и триггеры контроля ST5–ST7 сбрасываются в 0.

2.4  Таким образом, на выходе схемы декодера (рис.5) формируется параллельный двоичный код . Искаженный при передаче разряд комбинации исправляется.

список использованных источников


1. Системы автоматического управления электроэнергетическими объектами предприятий: метод. указ. и индивид. задания для студентов ИнЭО, обучающихся по направлению 140400 «Электроэнергетика и электротехника», профиль «Электроснабжение промышленных предприятий» / сост. ; Томский политехнический университет. – Томск: Изд–во Томского политехнического университета, 2015. – 26 с.