Исследование возможностей и способов реализации современных троичных цифровых элементов (стр. 6 )

2. Использование второго (“активного”) варианта записи троичного 0 позволит решить проблему синхронизации более высокого уровня (по сравнению с двоичным случаем). Дело в том, что в троичном случае нужно обеспечивать синхронизацию не только по битам, но и по двойкам битов - хранящим двузначные компоненты. Конфигурация намагниченности, отличающаяся от конфигураций 1 и -1, дает такую возможность.

На Рис.13 приведен пример записи способом

Ток при записи троичной последовательности способом без возврата к нулю

Рис.13

Обращает на себя внимание, что избыточность представления троичных значений их двухзначными компонентами в принципе позволяет несколько уменьшить протяженность участка поверхности для хранения троичного значения. Насколько это имеет смысл - следует разбираться в каждом конкретном случае отдельно, поскольку реализация данной возможности связана с усложнением аппаратуры.

В заключение коснемся еще одного обстоятельства. В большинстве случаев запоминаемые данные обладают значительной избыточностью. Стремление повысить эффективность использования относительно дорогой внешней памяти приводит к тому, что в состав контроллеров, например, жестких дисков, вводят аппаратные уплотнители/разуплотнители и таким образом достигают заметного повышения эффективности использования физической емкости ЗУ.

Вообще представляется, что отыскание эффективных способов записи троично кодированной информации на магнитную поверхность не столь важно, как это может показаться. Скорее нужно исследовать способы сжатия троичной информации и снижения избыточности в ней, но это предмет специального рассмотрения.

Не следует сбрасывать со счета и простейший способ адаптации двоичных внешних устройств к троичной машине. В его основе лежит практически идеальное соответствие 8-разрядного байта (256 значений)  троичному 5-разрядному трайту (243 значения). Подключение несложного преобразователя к входу/выходу двоичной внешней памяти позволит использовать ее в троичной машине (если таковая будет создана) практически без снижения быстродействия и потери емкости.

Флеш-память

Относительно недавно появившаяся, но уже очень популярная флеш-память представляет собой удачное развитие так называемого EEPROM - электрически стираемого перезаписываемого ROM. В отличие от своего предшественника флеш-память допускает стирание содержимого не во всем объеме, а по частям, и не только на специальном оборудовании, но и в составе целевого устройства. Кроме того, она более быстрая, надежная и дешевая. Благодаря этому флеш-память находит применение не только по прямому назначению в качестве ПЗУ, но и как mass-memory, где успешно вытесняет жесткие диски и этот процесс ограничивается лишь ценовым фактором. Не вдаваясь в подробности устройства флеш-памяти, базирующейся на квантовых эффектах в полупроводниках, скажем только, что с точки зрения проектировщика цифровых устройств запоминающая ячейка в ней -  это тот же конденсатор, что и в динамической RAM. В отличие от последней, “конденсатор” флеш-памяти не разряжается при обращении к ней, во времени и при выключении питания. Поэтому флеш-память не нуждается в регенерации и энергонезависима. К сожалению “конденсатор” флеш-памяти может быть “заряжен” только электронами, поэтому перспектив ее симметричной троичной модификации не просматривается. Впрочем, поскольку, как и у RAM, “конденсатор” флеш-памяти аналоговый, допускается его неполный “заряд”. На этой основе созданы и выпускаются  четырехуровневые (двухбитные) устройства, однако особыми преимуществами по сравнению с однобитными они не обладают.

Вместо заключения

В данном исследовании обсуждается несколько возможных подходов к достижению поставленной цели – созданию современных троичных цифровых элементов. В заключении к отчету следовало бы произвести их сравнение. Автор имеет свои предпочтения и свой взгляд на то, в каком направлении нужно двигаться дальше. Однако изложить свои выводы автор находит преждевременным без их компетентного обсуждения. Вопросы имеет специфический характер, а квалифицированных людей, заинтересованных в их рассмотрении, немного. По объективным и субъективным причинам устроить обсуждение в стенах лаборатории ЭВМ не удается. Проделанной работе и отчету по ней дана негативная оценка общего характера, а вместо конкретных замечаний автору предложено ознакомиться с рядом публикаций, имеющим большее или меньшее отношение к данной тематике.

В этой ситуации автор принял решение ознакомиться с упомянутыми публикациями и оценить их с позиций, существо которых излагается в отчете. Можно надеяться, что таким образом автору удастся либо утвердиться в  своей правоте, либо обнаружить ошибки. И то, и другое, несомненно, будет полезным.

Результаты ознакомления приводятся ниже в форме Приложений к отчету.

Приложение 1

Замечания по работе: Исследование трехуровневых логических устройств.

Работа с указанным названием выполнена в Санкт-Петербургском Государственном Университете аэрокосмического приборостроения в 2000 году. Целью работы является синтез трехуровневых логических устройств на современной элементной базе, в качестве которой выбраны нормально запертые и нормально открытые CMOS-транзисторы с различными значениями порогов. Для достижения поставленной цели было предпринято “троичное” расширение методов синтеза, применяемых при проектировании двоичных устройств. На этой основе синтезировано несколько типов цифровых устройств, работающих в симметричной троичной системе. Их работоспособность проверена автором не на реальных, а на электронных макетах, способом схемотехнического моделирования в среде программы Electronics Workbench. Для синтеза трехуровневых схем в этой среде используется библиотека моделей CMOS-транзисторов, различающихся проводимостью, величиной порога и открытостью/закрытостью при нулевом напряжении затвор/исток. Из них синтезируются более сложные структуры. Набор используемых моделей приведен на рисунке.

Обозначения: Тип проводимости указывается направлением стрелки на выводе подложки и последней буквой в наименовании, величина порога - цифрой в наименовании (1th - порог|0,5Uпит|; 2th - порог|1,5Uпит|), нормально открытым транзисторам соответствует сплошная линия сток-исток и D в названии, нормально закрытым - прерывистая линия и E в названии.  Вывод затвора расположен напротив истока. В нижнем ряду отсутствует соединение между истоком и подложкой.

Ограничусь рассмотрением схем предлагаемых элементов, поскольку именно эти вопросы осуждаются в отчете, приложением к которому являются данные замечания.

Несомненным достоинством работы является осознание автором того часто игнорируемого факта, что в троичном элементе с дискретными сигналами напряжения необходимо иметь три фиксирующих ключа в выходной цепи.

На рисунке показаны схема трехключевой выходной цепи (слева) и

реализующий ее троичный инвертор (справа).

Моделирование троичного инвертора в среде программной системы макетирования Electronics Workbench показывает, что он обладает трехступенчатой переходной характеристикой. Однако в исходных рассуждениях имеется дефект. При описании схем (не только инвертора!) для макетирования предполагается, что нагрузка отсутствует – элемент работает на холостом ходу. На самом же деле это не так и в реальном устройстве нагрузкой выхода элемента являются входы последующих элементов - затворы CMOS-транзисторов, т. е конденсаторы. При такой нагрузке существует начальное, вообще говоря, не нулевое, напряжения на выходе элемента и при изменении уровня на нем происходит перезарядка входного конденсатора следующего элемента. При переходе от 1 к –1 и обратно проблемы нет – транзисторы, на которых реализованы ключи K1 и K-1  (2thEP и 2thEN), всегда работают с токами одного направления. При переходе от 1 или –1 к 0 ситуация иная. Поскольку начальное напряжение на ключе K0 может быть как положительным, так и отрицательным, K0 должен "уметь" коммутировать ток любого направления!

Анализируя схему K0, можно заметить, что из двух составляющих его последовательно включенных транзисторов, только один будет работать как ключ: 1thDN при положительном (относительно 0) напряжении, 1thDP – при отрицательном. Второй транзистор, у которого при этом сток и исток поменяются местами, окажется включенном по схеме с общим стоком т. е. будет работать как истоковый повторитель.

Но это не все. Разная полярность начального напряжения на K0 делает невозможным показанное на рисунке соединение истоков с подложками – переход сток-подложка одного из них окажется включенным в прямом направлении. Чтобы этого не происходило подложки транзисторов должны быть подключены к соответствующим батареям. Автор упоминает о таком варианте без объяснения  причин.

Может быть истоковый повторитель будет функционально равноценен ключу? Т. е. будет поддерживать на истоке нулевое напряжение при нулевом напряжении на затворе. Качественное рассмотрение показывает, что в первом приближении и только для нормально открытых CMOS-транзисторов, это так (если предполагать, что у транзистора можно безболезненно поменять сток с истоком, сохранив при этом его характеристики). Надо, в частности, иметь в виду, что, если исток не соединен с подложкой, на величину порога будет сильно влиять напряжение между ними, а изменения этого напряжения в таком включении значительны (порядка Uпит). Имеются и другие негативные моменты, касающиеся K0, о которых будет сказано далее.

Не случайно в CMOS-схемотехнике для коммутации разнополярных токов используются параллельно (а не последовательно!) включенные CMOS-транзисторы. В этом случае никаких неприятностей не возникает. Однако реализовать на этой основе ключ K0 для троичного инвертора трудно – не удается придумать простой схемы управления им. 

Ситуация с обратным включением CMOS-транзистора, сходная той, которая имеет место в троичном инверторе, неоднократно наблюдается и в других схемах, синтезированные на основе предложенного в работе аппарата (см. схемы на рис.38, 59 и др.). Выходные сигналы при этом искажаются и автору приходится прибегать к использованию радиолюбительских "заплаток". Причина дефектов наивно объясняется таким образом: "Известно, что если n‑канальный транзистор…обеспечивает смену сигнала с высокого уровня на низкий, то…сигнал передается на сток без искажений. Если же…потенциал стока более положительный по отношению к потенциалу истока, то…сигнал искажается на величину порогового напряжения. …Процесс переключения…будет более затяжным при переходе через пороговый уровень". На самом же деле происходит "переполюсовка" транзистора, сток меняется местами с истоком, транзистор переходит из ключевого режима в активный и, если он обладает не нулевым порогом, величина последнего приплюсовывается к выходному сигналу.