Архитектура микропроцессоров Ин/8088, 80286, 80386 (стр. 5 )

0: запрещено 1: TSS 80286 доступен 2: таблица LDT 3: TSS 80386 занят; 4: вентиль вызова МП 80286 5: вентиль задачи (МП 80286/80386) 6: вентиль прерывания МП 80286 7: вентиль ловушки МП 80286 8: запрещено 9: TSS МП 80386 доступен

А: зарезервировано В: TSS МП 80386 занят С: вентиль вызова МП 80386 Д: зарезервировано Е: вентиль прерывания МП 80386 F: вентиль ловушки МП 80386

Поле размера операнда по умолчанию бит X дескриптора сегмента (для сегментов данных) - этот бит носит название бит В-бита большого сегмента). Для дескрипторов исполняемого сегмента это поле носит название D-бита.

Для. дескрипторных таблиц МП 80386 действуют все соглашения, используемые для дескрипторных таблиц МП 80286.

Сегментация - память МП 80386 организуется как один или более сегмент переменной длины. Длина сегмента от 1 до 4 Гбайт. Каждая задача МП 80386 может иметь до 16383 сегментов размером до 4 Гбайт каждый. Общий объем виртуальной памяти составляет 64 Гбайта (64 х 240 байт).

На МП 80386 могут реализоваться программы, не имеющие сегментов. Но выключение сегментации не предусмотрено в МП 80386. Для обеспечения такого режима можно предварительно загрузить сегментные регистры селекторами дескрипторов, охватывающих все 32-разрядное линейное адресное пространство.

Адресное пространство - это физическая память, организованная в виде последовательности 8-разрядных байт. Каждому байту присвоен уникальный адрес, который может измениться от 0 до 232-1, или 4 Гбайт.

МП 80386 имеет три различных пространства: физическое, логическое и линейное. ' ' *

Физические адреса - это реальные адреса, используемые для
выбора ячейки физической памяти. Логический адрес состоит
из селектора, сегмента и относительного адреса внутри сегмента. Линейный адрес - это адрес, сформированный добавлением относительного адреса к базовому адресу сегмента. Разбиение на страницы - это другой (по отношению к сегментации) способ
управления виртуальной памятью. Разбиение на страницы возможно только в защищенном режиме и обеспечивает управление очень
большими сегментами МП 80386. Этот способ позволяет разбивать
программы, не одинаковые по размеру страницы в отличие от сегментации, которая представляет память в виде сегментов переменной длины. Разбиение на страницы - это более низкий уровень по сравнению с сегментацией. В результате разбиения получается физический адрес за счет трансляции линейного адреса (рис.3.25). Трансляция линейного адреса состоит из фаз и осуществляется только тогда, когда бит PG=1 в регистре CRO. Этот бит обычно устанавливается операционной системой во время инициализации. Линейный адрес состоит из трех полей (см. рис.3.25). DIR (каталог), PAGE (страница) и OFF SET (относительный адрес).

Кадр страницы - это блок G 4 Кбайт физической памяти. Страницы начинаются на границах 4 Кбайтных областей памяти и фиксированы по размеру.



Рис. 3.25. Механизм разбиения на страницы МП 80386

Таблица страниц - это массив 32-разрядных спецификаторов страниц. Таблица также является страницей и занимает 4 Кбайта памяти или до 1 К 32-разрядных входов (рис.3.26}.

Этот формат имеет следующие поля:

Бит мусора D (6) и бит доступа А (5). Эти биты содержат информацию об использовании страницы и устанавливаются аппаратно; проверка и сброс этих битов производятся операционной системой.

Бит пользователя-супервизора U/S - бит 2 и бит чтения-записи R/W - бит 1. Используются для защиты на уровне страниц, которую МП 80386 выполняет в то же самое время, что и трансляция адреса.



Рис. 3.26. Формат входа в таблицу страниц МП 80386.

Бит присутствия Р - бит 0. Этот бит показывает, может ли вход в таблицу страниц использоваться при трансляции адреса. При Р=1 - может, при Р=0 вход нельзя использовать для трансляции адреса.

Сегменты могут быть больше или меньше, чем страницы размером 4 Кбайта. Сегмент может содержать конец одной страницы и начало другой. .

МП 80386 содержит 8- 16- и 32-разрядные устройства ввода-вывода. Ввод-вывод отображается в 64 Кбайтное пространство адресов ввода-вывода с использованием команд ввода-вывода.

Адресное пространство ввода-вывода образует от 216 (64 К) индивидуально адресуемых 8-разрядных портов (0,1,2,3,...,65535) до 32К 16-разрядных портов (0,2,4, или 65534) или до 16К 32-разрядных портов (0,4,8,...,65532).

Все соглашения о защите и привилегиях МП 80286 действительны и для МП 80386. Кроме этого, имеется возможность защиты и привилегий на уровне страниц и каталогов. Каждый вход в таблицу страниц (см. рис.3.26) имеет два бита, связанных с типом защиты: U/S и R/W. Бит присутствия Р может быть использован для ограничения адресуемой области.

Уровень привилегий ввода-вывода (Вb) - IOPL в регистре EFLAGS обеспечивает защиту, разрешая задаче доступ ко всем устройствам ввода-вывода (JВB) или же запрещая задаче доступ к любому из этих, устройств.

В МП 80386, так же, как и в МП 80286, имеются аппаратные
средства для поддержания многозадачности. Однако отличие от
МП 80286 заключается в том, что при переключении задачи может
использоваться не только другая таблица LDT, но и другой
каталог страниц.

Ha рис.3.27 представлен сегмент состояния задачи МП 80386 (без битовой карты разрешения ввода-вывода).

Динамическая часть сегмента TSS МП 80386 обновляется при каждом переключении задач и включает следующие поля:

- регистры сегментов - ES, CS, SS, DS, FS, GS;

- регистры общего назначения - ЕАХ, EСХ, EDX, ЕВХ, ЕSР, EBP, ESI, EDI;

- регистр флагов - EFLAGS;

- указатель команд - ЕIР;

- селектор-сегмента - TSS предыдущей исполняемой задачи.

Статическая часть сегмента TSS включает поля:

- регистр управления CR3 (содержит базовый адрес каталога страниц PDBF);

- определения cтека для программы обработки прерывания на уровнях привилегий 0, 1 или 2, которые используются в среде задачи;

- селектор таблицы LDT задачи;

- бит ловушки для отладки бит Т;

- база карты разрешения ввода-вывода.

Сегмент TSS может располагаться в любом пространстве линейных адресов.

Сегмент TSS определяется дескриптором сегмента TSS (рис.3.28).

Сегмент TSS требует 104 байта, отсюда в дескрипторе МП 80386 граница должна содержать значение 103 или больше.

Дескрипторы вентилей задач МП 80386 и МП 80286 совпадают. Переключение задачи на тактовую часть 16 МГц занимает по времени 17 мкс.

Мультиобработка - это параллельное выполнение нескольких программ или программных сегментов, так что процессор в каждый момент выполняет одну программу с помощью общих ресурсов (память, устройства ввода-вывода).

Прикладные программы, написанные для МП 8086/8088, могут выполняться на МП 80386 в реальном режиме без всяких изменений. В неизменном виде выполнять программы также можно в подрежиме виртуального МП 8086 защищенного режима МП 80386

Вход и выход МП 80386 из виртуального режима МП 80386
представлен на рис.3.29.



Рис.3.27. Сегмент состояния задачи МП 80386 (без битовой карты разрешения ввода-вывода)



Рис.3.28. Дескриптор сегмента состояния задачи МП 80386



Рис.3.29. Вход и Выход из виртуального режима МП 8086

МП 80386 может войти в виртуальный режим двумя способами:

1) при возврате с помощью команды RET из процедуры задачи МП 80386, которая загружает регистр ЕFLAGS из стека. Если VM=1, МП 80386 возвращает управление процедуре.

2) в процессе переключения на задачу МП 80386, когда регистр EFLAGS загружается из нового TSS. Находясь в режиме V86, МП 80386 формирует линейный адрес так, как это делает МП 8086. Селектор сдвигается влево на 4 бита с об­разованием 20-разрядного базового адреса. Исполнительный адрес (смещение) дополняется слева четырьмя нулевыми битами и при­бавляется к базовому адресу. Отличие от МП 8086 заключается в том, что есть возможность увеличения результирующего линейного адреса до 21 значащего бита. Таким образом, программа МП 8086, выполняемая в режиме V 86, может генерировать линейные адреса в диапазоне от 0 до 10 FFFFH, что соот­ветствует 1 Мбайту плюс примерно 64 Кбайта.

Монитор V 86 представляет собой программу МП 80386, выполненную на нулевом уровне привилегий в защищенном режиме, и состо­ит из процедур визуализации задачи и обработки исключений.

Есть различия между режимами виртуального МП 8086 и МП 8086/8088.

Аппаратное прерывание появляется в ответ на появление сигналов на одном из входов прерывания процессора: NM1 (вход для немаскируемых прерываний); INTR (вход для маскируемых прерываний). Программное прерывание - это отказ, ловушка или выход из процессора. Он является в ответ на команду INT или исключение (программное условие, требующее специальной обработки). Действия на прерывания МП 80386 и МП 80286 вреаль­ном режиме идентичны. В защищенном режиме так же, как и МП 80286, МП 80386 для доступа к программам и процедурам прерываний использует 8-байтные дескрипторы.

Формат допустимых в таблице IDT дескрипторов вентилей представлен на рис.3.30.

Когда процессор обнаруживает исключение, связанное с конкретным сегментом, то он запоминает код ошибки в стеке программ обработки. Формат кода сшибки представлен на рис.3.31.



Рис.3.30. Дескрипторы вентилей таблицы IDT или МП 80386



Рис.3.31. Формат кода ошибки МП 80386

МП 83386 запускается и перезагружается сигналом RESET (сброс). Начальные значения регистров следующие:

селектор СS – FOOOH;

селектор DS - OOOOH;

селектор ES – ООООН;

селектор FS - ООООН;

селектор GS – ООООН;



Рис.3.32. Содержание регистра CRO МП 80386 после сброса

селектор SS - ООООН;

регистр EFLAGS - О2Н;

указатель команды - ОOOO FFFOH;

регистр таблиц дескрипторов прерываний - IDTR. База равна 0, граница равна O3FFH.

Содержимое регистра CRO МП 80386 после сброса представ­лено на рис.3.32.

Другие регистры считаются не определенными.

МП 80386 входит в защищенный режим тогда, когда команда MOV в регистре CRO устанавливает РЕ в 1. РЕ можно уста­новить в 1 и командой LMSW. МП 80386 выполняет внутрен­нее тестирование двух видов: самотестирование и тестирование буфера ассоциативной трансакции (TLB).

Самотестированием управляет процессор. Тест TLB разра­батывается и вводится извне.

Л и т е р а т у р а

1. Алгоритмы вокруг нас. - М.: Наука. Гл. ред. физ.-мат. лит., 1984. - 224 с.

2. Архитектура высокопроизводительных вычислительных систем / Под ред. : Учеб. пособие. - Пенза: Пенз. политехн. ин-т, 1988. - 80 с.

3. Maйеpc Г. Архитектура современных ЭВМ: Пер. с англ. В 2-х кн. М.: Мир, 1985. - 364 с., 312 с.

4. Микропроцессоры и локальные сети микро-ЭВМ в распределенных системах управления. - М.: Энергоатомиздат, 1985. - 272 с.

5. , Средства разработки и отладки микропроцессорных систем: Учеб. пособие. - Пенза: Пенз. политехн. ин-т, 1982, 82 с.

6. Айлиф Дж. Принципы построения базовой машины: Пер. с англ. - М.; Мир, 1973. - 117 с.

7. ведение в операционные системы: Пер. с англ.- М.: Мир,1975. – 115 с.

8. Фокс Дж. Программное обеспечение и его разработка: Пер. с англ. - М.: Мир, 1985. - 368 с.

9. Хoop К. Структурное программирование: Пер. с англ. - М.: Мир, 1975. - 247 с.

10. , , Алгебра. Языки. Программирование. - Киев: Наук. Думка, 1974. - 328 с.

11. рганизация системы ИНТЕЛ 432: Пер. с англ.-
М.: Мир, 1987. - 446 с.

12. Операционные системы специализированных
вычислительных комплексов: Теория построения и системного
проектирования. - М.: Машиностроение, 1989. - 400 с.

13. Программное обеспечение персональных ЭВМ. - М.: Наука. Гл. ред. физ.-мат. лит. 1988. - 272 с.

14. IBM PC для пользователя. - М: Финансы и статистика, 1990. - 240 с.

15. Параллельные структуры алгоритмов и программ. - М.: Отдел вычислительной математики АН СССР, 1987. - 144 с.

16. , Программное обеспечение ана­лого-цифровых вычислительных систем. - М.: Машиностроение, 1985. – 184 с.

17. , , Приме­нение микропроцессоров и микро-ЭВМ в радиотехнических системах: Учеб. пособие для радиотехн. спец. вузов. - М.: Высш. шк., 1988. - 207 с.

18. , , Машины для баз данных и знаний. - М.: Наука. Гл. ред. физ.-мат. лит, 1990. - 296 с.

19. Проектирование автоматизированных информационных систем. - Саратов: Изд-во Сарат. гос. ун-та, I990. - 104 с.

20. , Системы параллельной памяти: Теория, проектирование, применение / Под ред. - Л.: Изд-во Ленингр. ун-та, I989. - 240 с.

21. Деннис Дж. Б., Фоссин Дж. Б., Линдерман Дж. П. Схемы по­тока данных // Теория программирования: Тр. симпозиума. Ч. П.- Новосибирск: ВЦ СО АН СССР, 1972. - С. 7-43.

22. Библиотека информационной технологии: Cб. статей /Под
ред. . - М.: Наука. Гл. ред. физ.-мат. лит., 1990.- Вып. 1 - 208 с.

23. ЭВМ пятого поколения: Концепции, проблемы, перспек­тивы/ Под ред. Т. Мота-Ока; Пер. с англ.; Предисл. - М.: Финансы и статистика, 1984. - 110 с.

24. икропроцессор 80386 и его программирование: Пер. с англ. - М.: Мир, 1990. С. 3-100 .

25. , Архитектура микропроцессора 80286; Пер. с англ. - М.: .Радио и связь, 1990. - С. 3-86

СОДЕРЖАНИЕ

Введение ……………………………………………………………….. 3

Глава 1. Вводные замечания по основным элементам теории
ориентированных графов, алгоритмов и архитектуры …………….3

Основные определения понятий алгоритма и архитектуры …….3
Основные определения понятий элементов теории графов …....13
Три модели архитектуры вычислительной системы с различными формами представления информации ……………….15
Система управления современной вычислительной машины и концепция построения многоуровневой) машины ……………………..20
Архитектура машины базы данных и знаний ……………...........25
Архитектура машин, управляемых потоком данных …………...31

Глава 2. Новая информационная технология..............................41

2.1. Традиционная и новая информационная технологии ………….41

2.2. Три события, обусловившие появление новой информационной технологии …………………...43

2.3. Архитектура ЭВМ 5-го поколения ………………………………47

Глава 3. Архитектура микропроцессоров ИНТЕЛ 8086/8088,

80286, 80386 ……………………………………………………………54

Микропроцессор 8086/8088 ………………………………………54
Микропроцессор 80286 …………………………………………...65
Микропроцессор 80386 ………………………………………..….85

Литература …………………………………………………………..106

Юрий Дмитриевич Пальченков

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ

Конспект лекций

Веденеева

Технический редактор
Лубенцова