Критерий взаимодействия ИМС в устройствах (электрический аспект). Практические вопросы электрического сопряжения (стр. 1 )

1.  Критерий взаимодействия ИМС в устройствах (электрический аспект). Практические вопросы электрического сопряжения.

- согласование выходного сопротивления источника и входного сопр. приемника с волновым сопротивлением линии связи (z0). Rвых << z0, Rвх >> z0;

Способы согласования: последовательное согласование, || согл., использ.

резистивного делителя.

- согласование логических уровней

- должны соблюдаться токовые ресурсы; не перегружать источник управляющего

сигнала

- емкостные соотношения (изг. гарантирует вр. задержки при заданной емк.

нагрузке)

- емкость нагрузки д. б. не больше допустимой

Параллельное согласование волновых сопротивлений

При параллельном согласовании в конце линии включают резистор (иногда называемый терминатором), чтобы сделать сопротивление нагрузки линии равным волновому. Это дает полное устранение паразитных колебаний, и время передачи сигнала становится равным Т0. Недостаток способа — потреб­ление значительных токов от источника сигнала. После завершения переход­ных процессов на выходе линии должно установиться напряжение U1 или U0, в зависимости от логического состояния элемента — источника сигнала. Под этим напряжением находится резистор-терминатор, сопротивление которого мало (типичные значения волновых сопротивлений линий передачи сигналов 50Ом). Ток через резистор-терминатор может оказаться неприемлемо большим. Для поиска наиболее подходящего варианта включения резистора на выходе линии можно просмотреть несколько схемных вариантов (рис. 1.10, б). Пользуются также включением последовательно с резистором емкости С, которая предотвращает потребление тока в статике (рис. 1.10, в).

Последовательное согласование волновых сопротивлений

При последовательном согласовании в начале линии последовательно вклю­чается резистор Rдоп, сопротивление которого совместно с выходным сопро­тивлением источника сигнала Rист дает величину Zo (рис. 1.10, г). При этом на выходе линии действует высокое входное сопротивление элемента-приемника, следовательно, там коэффициент отражения приблизительно равен единице, и амплитуда отраженной волны приблизительно равна ам­плитуде падающей.

б

в

г

Переходный процесс в этом случае протекает следующим образом.

Ступенчатое изменение напряжения источника сигнала U создает на входе линии перепад напряжения U/2 (т. к. Rист + Rдоп = Zo). Перепад половин­ной амплитуды распространяется по линии и через время То достигает ее конца. Коэффициент отражения в конце линии равен единице (Rвx >> Zo и влиянием Rвх пренебрегаем). Амплитуда отраженной волны равна также U/2, в итоге в конце линии устанавливается напряжение U. Отраженная волна возвращается к началу линии, где поглощается. Таким образом, на выходе линии процесс заканчивается через время То, а на входе через 2То.

При последовательном согласовании отсутствуют токи нагрузки на источ­ник сигнала, характерные для параллельного согласования. Повышенное значение сопротивления в цепи передачи сигнала может уменьшать ампли­туду передаваемых напряжений, так что для схем на элементах с ощутимым входным током (ТТЛ(Ш)) требуется проконтролировать эту возможность. Если от линии связи берутся отводы в середине или начале линии, то за­держка передачи сигнала может достигать величины 2То.

Реальное положение в технике борьбы с отражениями в длинных линиях несколько сложнее, чем было описано, т. к. выходные сопротивления цифровых элементов зачастую непостоянны и зависят от логического состояния элемента, уровня сигнала и т. д. То же самое можно сказать и о входных сопротивлениях элементов.

2.  Методика проектирования SRAM

1)  Техническое задание (технические требования):

информационный объём, информационная организация, время доступа, время цикла записи/чтения, энергопотребление, условие эксплуатации, температурный диапазон.

2)  Выбор ИМС

3)  Формирование структурной схемы:

В структурной схеме используется накопитель и все интерфейсные элементы для сопряжения накопителя с системной магистралью.

4)  Определение потребного количества микросхем памяти в накопителе.

5)  По вычисленному количеству страниц, выбираем МС дешифратора выбора физических страниц.

Если физ. страница одна – не нужен, если 2 – инвертор.

6)  Выбираем номиналы МС-м выполняющих функции интерфейсных элементов.

7)  Расчет быстродействия за счёт задержек вносимыми интерфейсными элементами.

Расчет длительности циклов чтения/записи с учетом режимных и эксплутационных параметров.

3.  Мультиплексоры

Мультиплексоры осуществляют подключение одного из входных каналов к вы­ходному под управлением управляющего (адресующего) слова.

Разрядности ка­налов могут быть различными, мультиплексоры для коммутации многораз­рядных слов составляются из одноразрядных.

а б

Рис. 2.9. Упрощенное представление мультиплексора многопозиционным ключом (а) и реализация мультиплексора на элементах И-НЕ (б)

Входы мультиплексора делятся на две труппы:
- информационные;
- адресую­щие.

Работу мультиплексора можно упрощенно представить с помощью многопозиционного ключа. Для одноразрядного мультиплексора это пред­ставлено на рис. 2.9, а. Адресующий код А задает переключателю определен­ное положение, соединяя с выходом F один из информационных входов хi. При нулевом адресующем коде переключатель занимает верхнее положение хо, с увеличением кода на единицу переходит в соседнее положение хi и т. д.

Работа мультиплексора описывается соотношением

которое иногда называется мультиплексной формулой. При любом значении адресующего кода все слагаемые, кроме одного, равны нулю. Ненулевое слагаемое равно хi, где i — значение текущего адресного кода.

Схемотехнически мультиплексор реализует электронную версию показан­ного переключателя, имея, в отличие от него, только одностороннюю пере­дачу данных. На рис. 2.9, б показан мультиплексор с четырьмя информаци­онными входами, двумя адресными входами и входом разрешения работы. При отсутствии разрешения работы (Е = 0) выход F становится нулевым независимо от информационных и адресных сигналов.

В стандартных сериях размерность мультиплексоров не более 16х1.

Наращивание размерности

Наращивание размерности мультиплексоров возможно с помощью пирамидаль­ной структуры из нескольких мультиплексоров. При этом первый ярус схемы представляет собою столбец, содержащий столько мультиплексоров, сколько необходимо для получения нужного числа информационных входов. Все мульти­плексоры столбца адресуются одним и тем же кодом, составленным из соответ­ствующего числа младших разрядов общего адресного кода (если число инфор­мационных входов схемы равно 2n, то общее число адресных разрядов равно n, младшее поле n1 адресного кода используется для адресации мультиплексоров первого яруса). Старшие разряды адресного кода, число которых равно п - n1, используются во втором ярусе, мультиплексор которого обеспечивает поочеред­ную работу мультиплексоров первого яруса на общий выходной канал.

Пирамидальная схема, выполняющая функции мультиплексора "32-1" и по­строенная на мультиплексорах меньшей размерности, показана на рис. 2.10 (сокращение MUX от английского Multiplexer).

Рис. 2.10. Схема наращивания мультиплексоров

4.  Элементная база для построения энергонезависимых SRAM

Статические ОЗУ энергозависимы — при снятии питания информация в триггерных запоминающих элементах теряется. Можно придать им искусст­венную энергонезависимость с помощью резервного источника питания. Это наиболее пригодно для ЗУ на элементах КМОП, т. к. они в режиме хранения потребляют чрезвычайно малую мощность.

Для подключения к накопителю ЗУ резервного источника питания разра­ботчики памяти рекомендуют схему, приведенную на рис. 4.30, а. В этой схеме напряжение резервного источника несколько ниже напряжения ос­новного источника Ucc. В рабочем режиме накопитель питается от напря­жения Ucc, при этом диод Д1 проводит, а диод Д2 заперт. При снижении рабочего напряжения к накопителю автоматически подключается источник резервного питания. При этом проводит диод Д2, а диод Д1 запирается, т. к. при малых значениях Ucc он попадает под обратное смещение.

При разработке микропроцессорных систем вариант (рис. 4.30, а) недоста­точно надежен в связи со следующим обстоятельством. Напряжение питания системы Ucc вырабатывается источником, на выходе которого обычно имеется сглаживающий фильтр со значительной инерционностью. Поэтому при аварии питания напряжение Ucc не исчезает сразу, а относительно мед­ленно снижается. На начальном этапе этого процесса система продолжает работать, но в ее работе возможны ошибки. Желательно быстрее отреагиро­вать на аварию питания. Это достигается с помощью схем (рис. 4.30, б).

Рис. 4.30. Схемы подключения резервных источников питания к накопителям ЗУ (а, б)

Здесь нарушение нормальной работы источника питания обнаруживается контролем напряжения переменного тока (AC — Alternate Current). Наруше­ние можно выявить за один-два периода переменного напряжения, пока по­стоянное напряжение Ucc еще не изменилось. Признак нарушения AC_low служит запросом прерывания для процессора CPU. Получив запрос, процес­сор выполняет подпрограмму обслуживания прерывания A (Interrupt А), в хо­де которого передает содержимое своих регистров в стек накопителя (выполняет так называемое контекстное переключение) и заканчивает под­программу установкой триггера Т, что воздействует на обмотку реле, управ­ляющего ключом. В результате память подключается к резервному источнику.

При восстановлении нормального питания признак АС_погт вызывает про­грамму обслуживания прерывания В, в ходе которой из стека возвращаются в процессор данные для регистров процессора и сбрасывается триггер, что ведет к подключению памяти к основному источнику питания.

5.  Дешифраторы и Демультиплексоры

Демультиплексоры выполняют операцию, обратную операции мультиплексоров — передают данные из одного входного канала в один из нескольких каналов-приемников. Многоразрядные демультиплексоры составляются из несколь­ких одноразрядных. Условное обозначение демультиплексоров на примере размерности " 1 -4" показано на рис. 2.11.

Нетрудно заметить, что дешифратор со входом разрешения работы будет рабо­тать в режиме демультиплексора, если на вход разрешения подавать информа­ционный сигнал. Действительно, при единичном значении этого сигнала адре­сация дешифратора (подача адресного кода на его входы) приведет к возбужде­нию соответствующего выхода, при нулевом — нет. А это и соответствует пере­даче информационного сигнала в адресованный выходной канал.

В связи с указанным, в сериях элементов отдельные демультиплексоры могут отсутствовать, а дешифратор со входом разрешения часто называется дешифратором-демультиплексором.

Рис. 2.11. Условное обозначение дешифратора-демультиплексора

Дешифраторы относятся к преобразователям кодов. Двоичные дешифраторы преобразуют двоичный код в код "1 из N". В кодовой комбинации этого ко­да только одна позиция занята единицей, а все остальные — нулевые. На­пример, код "1 из N", содержащий 4 кодовых комбинации, будет Представ­лен следующим образом:

1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

Из сказанного видно, что двоичный дешифратор, имеющие n входов должен иметь 2n выходов, соот­ветствующих числу разных; комбинаций в. n-разрядном двоичном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбуждается одна и только одна из выходных цепей.

Если часть входных наборов не используется, то дешифратор называют неполным, и у него число выходов меньше 2n.

Рис. 2.4. Условное обозначение (а) и схемная реализация (б) двоичного дешифратора

а

б

В условном обозначении дешифраторов проставляются буквы DC (от английского Decoder): Входы дешифратора принято обозначать их двоичными весами. Кроме информационных входов дешифратор обычно имеет один или более входов, разрешения работы обозначаемых как EN (Enable). При наличии разрешения по этому входу дешифратор работает описанным выше образом, при его отсутствии все выходы дешифратора пассивны.

Наращивание размерности дешифратора

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных дешифраторов можно построить схему, эквива­лентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для по­лучения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

В качестве примера на рис. 2.5 приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов "3-8" и "2-4"- Для получения нужных 32 выходов составляется столбец из четырех дешифраторов "3-8". Дешифра­тор "2-4" принимает два старших разряда входного кода. Возбужденный еди­ничный выход этого дешифратора отпирает один из дешифраторов столбца по его входу разрешения. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.

Рис. 2.5. Схема наращивания размерности двоичного дешифратора

6.  –

7.  Понятие статического риска

Во время переходных процессов на выходах КЦ появляются временные сигналы, не преду­смотренные описанием работы КЦ и называемые рисками. Со временем они исчезают, и выход КЦ приобретает значение, предусмотренное логической формулой, описывающей работу цепи. Однако риски могут быть восприняты элементами памяти АП, необратимое изменение состояния которых может радикально изменить работу ЦУ, несмотря на исчезновение сигналов рисков на выходе КЦ.

Различают статические и динамические риски. Статические риски — это кратковременные изменения сигнала, который должен был бы оставаться неизменным (единичным или нулевым, соответственно чему говорят о 1-риске или 0-риске). Если согласно логике работы КЦ состояние выхода должно измениться, но вместо однократного перехода происходят много­кратные, то имеет место динамический риск. При динамических рисках первый и последний переходы всегда совпадают с алгоритмическими, пре­дусмотренными логикой работы схемы. Статический риск такого свойства не имеет и считается более неблагоприятным.

Для исключения возможных сбоев в работе ЦУ из-за явлений риска имеют­ся два пути:

Первый состоит в синтезе схем, свободных от рисков, и требует сложного анализа процессов в схеме и введения избыточных элементов для исключе­ния рисков. Этот путь редко используется в практике.

Второй путь, основной для современной схемотехники, предусматривает запрещение восприятия сигналов КЦ элементами памяти на время переходных процессов. Прием информации с выходов КЦ разрешается только специаль­ным сигналом синхронизации, подаваемым на элементы памяти после окончания переходных процессов в КЦ. Таким образом, исключается воз­действие ложных сигналов на элементы памяти. Иными словами, основная идея здесь может быть выражена словами "переждать неприятности". Соот­ветствующие структуры называются синхронными.

8.  Контроль памяти по паритету

Контроль правильности передач и хранения данных — важное условие нормальной работы ЦУ. В этой области простейшим и широко применяемым методом является контроль по модулю 2.

При этом способе контроля каждое слово дополняется контрольным разрядом, значение которого подбирается так, чтобы сделать четным (нечетным) вес каждой кодовой, комбинации. При одиночной ошибке в кодовой комбинации четность (нечетность) ее веса меняется, а такая комбинация не принадлежит к данному коду, что и обнаруживается схемами контроля. При двойной ошибке четность (нечетность) комбинации не нарушается — такая ошибка не обнаруживается. Легко видеть, что у кода с контрольным разрядом dmin=2. Хотя обнаруживаются ошибки не только единичной, но вообще нечетной кратности, на величину dmin это не влияет.

При контроле по четности вес кодовых комбинаций делают четным, при контроле по нечетности — нечетным. Логические возможности обоих вари­антов абсолютно идентичны. В зависимости от технической реализации ка­налов передачи данных, может проявиться предпочтительность того или иного варианта, поскольку один из вариантов может позволить отличать обрыв всех линий связи от передачи нулевого слова, а другой — нет.

Значения контрольного разряда р при контроле по четности (рч) и нечетности (рн) приведены для четырехразрядного информационного слова в табл. 2.9.

Таблица 2.9

a3 a2 a1 a0	Рч	рн
	0	1
	1	0
	1	0
	0	1
	1	0
	0	1
	0	1
	0	1

После передачи слова или считывания его из памяти вновь производится сложение разрядов кодовой комбинации по модулю 2 (свертка по модулю 2) и проверяется, сохранилась ли чет­ность (нечетность) веса принятой комби­нации. Если четность (нечетность) веса ком­бинации изменилась, фиксируется ошибка операции.

Из приведенного материала следует, что контроль по модулю 2 эффективен там, где вероятность единичной ошибки много больше, чем вероятность двойной (или вообще групповой).

9.  Регистры

Регистры — самые распространенные узлы цифровых устройств. Они опе­рируют с множеством связанных переменных, составляющих слово. Над словами выполняется ряд операций: прием, выдача, хранение, сдвиг в раз­рядной сетке, поразрядные логические операции.

Регистры состоят из разрядных схем, в которых имеются триггеры и, чаще всего, также и логические элементы.

По количеству линий передачи переменных регистры делятся на однофазные и парафазные, по системе синхронизации на однотактные, двухтактные и многотактные. Однако главным классификационным признаком является способ приема и выдачи данных. По этому признаку различают параллельные (статические) регистры, последовательные (сдвигающие) и параллельно-последовательные.

В параллельных регистрах прием и выдача слов производятся по всем раз­рядам одновременно. В них хранятся слова, которые могут быть подвергну­ты поразрядным логическим преобразованиям.

В последовательных регистрах слова принимаются и выдаются разряд за разрядом. Их называют сдвигающими, т. К. тактирующие сигналы при вводе и выводе слов перемещают их в разрядной сетке. Сдвигающий регистр мо­жет быть нереверсивным (с однонаправленным сдвигом) или реверсивным (с возможностью сдвига в обоих направлениях).

Рис. 3.37. Схема статического регистра (а) и его условное графическое обозначение (б)

Последовательно-параллельные регистры имеют входы-выходы одновремен­но последовательного и параллельного типа. Имеются варианты с последо­вательным входом и параллельным выходом (SIPO, Serial Input — Parallel Output), параллельным входом и последовательным выходом (PISO), а также варианты с возможностью любого сочетания способов приема и выдачи слов.

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактиро­вания, сброса/установки, разрешения выхода или приема, т. е. цепи управле­ния. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса R и выходы с третьим состоянием, управляемые сигналом EZ, показан на рис. 3.37.

Для современной схемотехники характерно построение регистров именно на D-триггерах, преимущественно с динамическим управлением. Многие име­ют выходы с третьим состоянием, некоторые регистры относятся к числу буферных, т. е. рассчитаны на работу с большими емкостными и/или низ-коомными активными нагрузками. Это обеспечивает их работу непосредст­венно на магистраль (без дополнительных схем интерфейса).

Регистровые файлы

Из статических регистров составляются блоки регистровой памяти — реги­стровые файлы. В микросхеме типа ИР26 (серии КР1533, К555 и др.) можно. хранить 4 четырехразрядных слова с возможностью независимой и одновре­менной записи одного слова и чтения другого. Информационные входы регистров соединены параллельно (рис. 3.38), Входы адресов записи WA и WB (от Write) дают четыре комбинации, каждая из которых разрешает "защелкнуть" данные, присутствующие в настоящее время на выводах Di-4.

Содержимое файла (регистра) вызывается на выходы блока Q1-4 с помощью дешифратора считывания (адресных входов мультиплексора) адресами RA и RB (от английского Read). Таких адресов четыре.

Если на входе разрешения записи WE (Write Enable) действует активный низкий уровень, то данные поступают в соответствующий регистр, при вы­соком уровне WE входы для данных и адресов запрещены.

Выходные данные выдаются в прямом коде.

Размерность регистровой памяти можно наращивать, составляя из нескольких ИС блок памяти. При наращивании числа хранимых слов выходы отдельных ИС с тремя состояниями соединяются в одной точке. Допускается соединять непосредственно до 128 выходов, что дает 512 хранимых слов. Ограничение на число соединяемых в одной точке выходов вызвано токовым режимом выхода, оно может быть преодолено при подключении к выходной точке специальных внешних резисторов. При наращивании разрядности слова соединяют параллельно входы разрешения и адресации нескольких ИС, выходы которых в со­вокупности дают единое информационное слово.

Рис. 3.38. Схема регистрового файла

10.  Разновидности полузаказных ИМС

11.  Состязание сигналов

12.  Структура CPLD

Сложные программируемые логические устройства (СРLD)

Сложные программируемые логические устройства архитектурно произошли от РLD) типа РАL (ПМЛ) и в английской терминологии называются СРLD. Переводу термина CPLD на русский ЯЗЫК соответствует название СПЛУ - сложные программируемыt логические устройства, однако этот термин встречается редко.

Структура СРLD.

CPLD (рис. 9.5) состоят из программируемой матрицы соединений ПМС, множества функциональных блоков ФБ, подобных ПМЛ, и блоков ввода/вывода БВВ.

В целом CPLD представляет собой объединение нескольких РАL (ПМЛ) в единое устройство средствами программируемой коммутационной матрицы. Кроме ОСНОВНЫХ блоков СРLD на схеме показаны контроллеры интерфейса JTAG и ISP. используемые для конфигурирования и тестирования создаваемых структур.

Число ФБ, входящих в состав СРLD, изменяется в широких пределах в зависимости от СЛОЖНОСТН данной микросхемы. Каждый ФБ получает по из сигналов от ПМС, выходы ФБ, число которых n, подключены как к программируемой матрице соединений П МС, так и к блокам ввода/вывода БВВ. Блоки ввода/вы вода связаны с внешними двунаправленными выводами. Три вывода (на схеме слева внизу) специализированы и предназначены для глобальных, т. е. общих для всей схемы, сигналов тактирования ССК, управления третьи м состоянием GCK. Воз можно и иное использование специализированных выводов, если они не применяются по назначению. Число контактов ввода/вывода может быть меньше числа выводов ВССХ ФБ. В этом случае часть макроячеек может

быть использована только для выработки внутренних сигналов устройства

(сигналов обратных связей), потребность в которых типична для многих

видов устройств.

13. Помехи в цепях питания

Для всех схемотехнологий ток, потребляемый от источника питания в режиме переключения существенно превышает ток потребляемый в отсутствие переключения (статическом режиме) – сквозной ток, обусловлен не синхронным переключением транзисторов в цепи шина питания/земля и перезарядом паразительных ёмкостей.

Меры по снижению помех:

Снижать паразительную индуктивность шины питания и шины земля(для шины земля отводятся слои многослойных печатных плат СБИС). Для шины питания вместо печатной дорожки используют медную объёмную шину. Использование фильтрующих конд-в.

Перекрестные помехи – помехи возникающие в сигнальных линиях схем и обусловленные паразитной ёмкостной связью между соседними сигнальными линиями.

Меры по снижению помех:

Не следует на печатной плате размещать в непосредственной близости высокоскоростные сигнальные линии. Рекомендуют применять более совершенные линии связи: витая пара и т. д.

14. Конвейеризация трактов обработки инфрмации

Сущность конвей­еризации заключается в разбиении трактов обработки информации на ступени. На рис. 4.39 показан тракт обработки данных, содержащий входной и выходной регистры и логическую схему между ними. Исходя из тезиса о возможности подачи новых входных данных только после окончания обработки старых, полу­чим минимальный период тактовых импульсов для этой схемы:

где tpг — задержка входного регистра на пути "такт-выход"; tкц — задержка сиг­нала в комбинационной цепи (логической схеме); tsu— время предустановки выходного регистра.

Рис. 4.39. Исходный (а) и конвейеризованный (б) тракты обработки информации

Уменьшения Tmin, т. е. повышения частоты тактовых импульсов, можно добиться снижением tкц путем расщепления логической схемы на ступени, разделенные регистрами (рис. 4.39, б). Если логическая схема расщепляется по глубине ровно пополам, то новое значение минимального периода тактовых импульсов опреде­лится тем же соотношением, что и для схемы, показанной на рис. 4.39, а, однако численное значение задержки логической схемы нужно будет уменьшить вдвое.
Применение конвейера увеличивает поток информации от входа к выходу за единицу времени, хотя, в то же время, единица информации проходит от входа к выходу за большее время, чем в схеме без конвейеризации.

15. Счётчики

Счетчиками называют функциональные узлы, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином коде.

Специфичной для счетчиков операцией является изменение их содержимого на единицу (может быть и условную). Прибавление такой единицы соответст­вует операции инкрементации, вычитание — операции декрементации. Обыч­но счетчиками выполняются также и другие операции — сброс, установка, параллельная загрузка и др.

Счетчик характеризуется модулем счета М (емкостью). Модуль определяет число возможных состояний счетчика. После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.

Классификация счетчиков

По способу кодирования внутренних состояний различают двоичные счет­чики, счетчики Джонсона, счетчики с кодом "1 из N" и др.

По направлению счета счетчики делятся на суммирующие (прямого счета), вычитающие (обратного счета) и реверсивные (с изменением направления счета).

По принадлежности к тому или иному классу автоматов говорят о синхрон­ных или асинхронных счетчиках (более подробную классификацию по этому признаку не затрагиваем, учитывая реальный состав микросхем счетчиков).