Применение статической памяти для кэширования ОЗУ (стр. 2 )

Сигнал	Назначение
А[3:18]	Address — линии системной шины адреса (для А-SRАМ используются биты А[5:18], биты 3 и 4 поступают от кэш-контроллера по линиям САА[3:4]/САВ[3:4])
DQ[0:63]	Data I/O — биты данных
DQР[0:7]	Data I/O Раritу — биты паритета
ТDQ[7:0]	ТАG Data I/O — биты памяти тегов. Для кэша 256 Кб ТDQ[7:0] хранят тег-адрес. Для кэша 512 Кб ТDQ[6:0] хранят тег-адрес, ТDQ7 содержит бит действительности строки (valid bit)
CWЕ[0:7]#	Сасhе Write Еnable — побайтные сигналы разрешения записи. СWЕО# относится к битам DQ[0:7]и DQР0, СWЕ1# - к DQ[8:15] и DQР1,..., СWЕ7# - к DQ[56:63] и DQР7. Высокий уровень переводит выходные буферы соответствующего байта в высокоимпедансное состояние
BWE#	Byte Write Enable — разрешение побайтной записи
TWE#	Таg Write Enable — разрешение записи в память тегов
GWE#	С1оbа1 Write Еnablе — разрешение глобальной записи памяти данных (независимо от состояния СWЕх# и ВWЕ#)
CALE	Сасhе Аddress Latch Enable — разрешение защелки адреса (только для А-SRАМ)
CLK0, CLC1	С1осk - сигнал синхронизации для burst-SRАМ. Все синхронные сигналы должны устанавливаться перед положительным перепадом СLК0 и удерживаться после него некоторое время
CADS#/САА3	Сасhе Аddress Strobe/Cache Address 3-Copy А — строб загрузки адреса для Burst-SRАМ/первая копия АЗ для А-SRАМ
САВЗ	Cache Address 3-Copy B – вторая копия А3 для А-SRAM используется для последовательного обращения через четыре слова в А-SRАМ
САDV#/САА4	Cache Advance/Cache Address 4-Copy A – сигнал на продвижение внутреннего счетчика адреса пакетного цикла для Burst-SRАМ/первая копия А4 для А-SRAM
CCS#/CAВ4	Cache Chip Select/Cache Address-Copy B – выбор модуля для Burst-SRАМ(сигнал воспринимается только при загрузке нового внешнего адреса)/вторая копия А4
ECS1#/CS#	Expansion Chip Select/ Chip Select – дополнительные сигналы выборки (для модуля 32Кх64 Burst-SRАМ) – выбор модуля для А-SRАМ
ECS2#	Expansion Chip Select — дополнительные сигналы выборки (для модуля 32Кх64).
COE#	Сасhе Output Enable — разрешение выходных буферов (асинхронно)
АDSР#	Address Status Processor — признак фазы адресации от процессора, только для Burst-SRАМ. Низкий уровень превышает любой текущий цикл и загружает новый внешний адрес. Игнорируется при высоком уровне СE#
РD[0:4]	Presence - Detect— идентификаторы типа и объема модуля (табл. 5.25)
VСС	Питание +3,3B
VSS	Общий (GND)

Для модулей синхронного кэша сигналы А[3:18], СWЕ0-7#, ВWЕ#. GWЕ#, СS#, САDV#. ADSР#. АDSС#. ЕСSх# и DQх синхронизируются положительным перепадом СLК. Они должны устанавливаться до перепада и удерживаться некоторое время после него.

Таблица 5.25. Биты идентификации модулей СОAST

Объем/тип	РD4	РDЗ	РD2	РD1	РD0
256КВ/Аsуnс	0	1	0	0	1
256КВ/Вurst	1	1	0	1	0
256КВ/Pipelined Burst	1	1	0	1	1
512КВ/Burst	1	0	1	1	0
512КВ/Pipelined Burst	1	0	1	1	1
1=1 (не подключен),	"0=VSS (соединен с шиной GND).

Напряжение питания SRAM

Микросхемы SRАМ, применяемые во вторичном кэше, своими адресными входами и двунаправленными линиями данных подключаются непосредственно к системной шине (host bus) — то есть к выводам процессора. Поскольку современные процессоры имеют различные номиналы питающего напряжения (от 2,9 до 5 В), возникает необходимость согласования уровней их сигналов с уровнями сигналов SRAM. Микросхемы SRAM исполняются в нескольких модификациях по напряжению питания и уровням сигналов. По уровням выходных сигналов они все совместимы со стандартными микросхемами ТТЛ, для которых лог. О — ниже 0,8 В, лог. 1 — выше 2 В. В табл. 5.26 приведены электрические характеристики стандартных, смешанных (mixed-mode) и 3,3 В микросхем SRAM.

Таблица 5.26. Электрические характеристики микросхем SRАМ

	Стандартные	Смешанные	3,3В
Питание (Все)	+5 В	+5 В	+3,3 В
Напряжение на входах	0 ~ +5В	0 ~ +5В	0 ~ +3,3 B
Напряжение на выходах	0 ~ +5В	0 ~ +3,3 В	0 ~ +3,3 B

При замене или добавлении микросхем (модулей) SRAM следует учитывать, что:

-  На системной плате, рассчитанной на применение стандартной SRAM, ее можно без каких-либо изменений заменить на смешанную, поскольку ее выходные уровни нормально распознаются ТТЛ-логикой (уровень лог. 1 выше 2 В).

-  На системной плате, рассчитанной на применение смешанной SRAM, ее нельзя заменять ни на стандартную, поскольку выходные уровни стандартной SRAM недопустимы для 3,3 В устройств (Р54С СРU), ни на 3,3 В, поскольку на ее входы будут поданы 5 В сигналы ТТЛ, которые для нее недопустимы.

-  На системной плате, рассчитанной на 3,3 В SRAM, ее нельзя заменять ни на смешанную, ни на стандартную, поскольку для этих микросхем питания в 3,3 В недостаточно.

-  У микросхем памяти тегов (Таg SRAM) линии данных с системной шиной и не соединяются, поэтому их модификация может отличаться от модификации самого кэша, но правила замены остаются теми же.

Нюансы конфигурирования кэш-памяти

Кэширование основной памяти для современных процессоров является средством весьма существенного повышения производительности системы. Параметры системы кэширования определяются физически установленными компонентами и соответствующей настройкой параметров в BIOS Setup. При установке компонентов кэша существенны следующие моменты:

-  Объем кэша и возможная архитектура (если чипсет поддерживает и прямое отображение и наборно-ассоциативную архитектуру) определяются количеством заполненных банков и объемом установленных микросхем.

-  Даже при наличии разнотипных банков, например «кроватки» для SRAM и слот для модуля СОАST, кэш должен быть однородным. Одновременное использование асинхронных SRAM, установленных в «кроватки», и модуля синхронного кэша невозможно. Если на системной плате запаяны микросхемы Sync. Вurst SRAM, то объем кэша можно увеличивать только установкой дополнительного модуля Synс. Вurst SRAM, но не РВ SRAM, и наоборот.

-  Изменение конфигурации кэша (установленных компонентов) обычно должно отражаться и соответствующей установкой джамперов. Модули СОАST имеют сигналы идентификации, позволяющие чипсету автоматически определить его тип и параметры. Однако при его установке возможно потребуется с помощью джамперов отключить кэш, установленный на плате, если его тип не совпадает с типом устанавливаемого модуля.

-  Требуемое быстродействие устанавливаемых компонентов зависит от частоты системной шины, что следует иметь в виду и при замене процессора (табл. 5.27).

-  Память тегов может находиться внутри микросхем чипсета, а может и устанавливаться в отдельную «кроватку». При увеличении размера кэшируемой памяти обычно необходима установка дополнительной микросхемы Таg SRAM.

-  Некоторые системные платы, обеспечивающие алгоритм WВ для вторичного кэша, требуют для его реализации установки дополнительной микросхемы Вurst SRAM.

-  Кэш на системных платах с шиной VLВ может неустойчиво работать при большом количестве установленных плат VLВ, особенно на высокой частоте системной шины. Это связано с тем, что и кэш-память, и адаптеры VLВ подключены непосредственно к системной шине процессора и могут ее перегружать. Выходом из этого затруднения может быть уменьшение количества банков кэш-памяти (можно отказаться от использования одного из банков, а требуемый объем набирать более емкими микросхемами SRAM). Следует проверить и напряжение питание процессора — при пониженном напряжении питания понижается и нагрузочная способность шины. На платах с шиной РСI такие завязки исключены, поскольку слоты изолированы от системной шины буферизующими мостами.

Таблица 5.27. Максимальное время доступа микросхем кэш-памяти

Частота системной шины, МГц	Асинхронная стандартная память А-SRАМ	Синхронная пакетная память Sу1 Вurst SRАМ, РВ SRАМ
Кэш-память	Таg RАМ	Кэш-память	Таg RАМ
50	20	30	13,5	20
60	17	20	10	15
66	15	15	8,5	15

Параметры кэширования, задаваемые установками BIOS Setup, сильно влияют на производительность компьютера. К ним относятся следующие:

-  Разрешение работы внутреннего кэша процессора (L1 Cache Enable/Disable). Отключать внутренний кэш имеет смысл только в некоторых отладочных целях, когда есть необходимость наблюдения всех циклов обращения к памяти на ножках процессора.

-  Политика записи внутреннего кэша (L1 Cache Writе Роliсу WВ/WТ)-Обратная запись (WB) повышает производительность системной платы (для процессора АМ486DХ4-100 почти в полтора раза). Если процессор ее поддерживает, то переключение на WT целесообразно только в отладочных или диагностических целях, когда есть подозрения, что при наличии в системе активных контроллеров (Вus-master) при обратной записи не обеспечивается целостность данных.

-  Разрешение работы внешнего кэша (L2 Cache Enable /Disable). Внешний кэш, если он установлен, обычно отключают только в диагностических целях, Если он не установлен, но разрешен, в некоторых системах возможны неполадки с памятью. Новые версии BIOS обычно не пытаются использовать несуществующий кэш, хотя бывают и исключения. Кэширование приходится отключать, если происходят сбои по произвольным адресам памяти, которые не удается устранить никакими манипуляциями с динамической памятью и ее настройками. Хорошей проверкой кэша является тест памяти, выполняемый по умолчанию драйвером HIMEM. SYS при загрузке MS-DOS б. х. Такие сбои могут происходить, если применяется процессор или кэш, на который не рассчитана системная плата. Например, некоторые системные платы для Pentium с установленным синхронным кэшем «не признают» процессоры АМD (применимость которых и не декларировалась в их описаниях).

-  Политика записи внешнего кэша (если есть варианты) выбирается аналогично политике внутреннего.

-  Если BIOS Setup позволяет изменять временные параметры обращения к статической памяти (количество тактов ожидания или параметры пакетного цикла вида 4-2-2-2 и т. п.), их следует устанавливать в соответствии с быстродействием применяемой памяти и частотой системной шины. «Разогнанный» кэш, как и основная память, может стать источником проблем.

-  Объем памяти, кэшируемой вторичным кэшем (для Pentium обычно 64 Мбайт), в ряде случаев может быть увеличен (например, до 512 Мбайт) при установке большего объема ОЗУ. Это увеличение обычно требует установки дополнительной микросхемы Таg SRAM (требуется большая разрядность тега). Если опции позволяют уменьшать кэшируемый объем, то есть смысл его уменьшить до объема реальной установленной памяти. В этом случае чипсет, возможно, сумеет перестроить структуру кэша на более эффективное кэширование меньшего объема памяти.

-  Кэширование областей системной и видео-BIOS обычно противопоказаний не имеет. Кэширование видеопамяти, предлагаемое старыми системными платами, допустимо только с примитивными видеоадаптерами, не имеющими графических сопроцессоров и акселераторов.

-  Разделяемая память адаптеров обычно не кэшируется, поскольку она не принадлежит к области основной памяти (DRАМ), и автоматически исключается из кэшируемой области самим чипсетом. В некоторых системах есть возможность определения нескольких некэшируемых блоков. Они предназначены для разделяемой памяти, приписанной к общей кэшируемой области. Эти блоки нельзя кэшировать, если в них возможна модификация содержимого не со стороны системной шины без уведомления кэша.