Применение статической памяти для кэширования ОЗУ (стр. 1 )

5.3.2. Применение статической памяти для кэширования ОЗУ

Самое распространенное применение статической памяти — кэширование ОЗУ. На микросхемах статической памяти обычно строится внешний кэш, в котором используется архитектура прямого отображения или наборно-ассоциативная (см. п. 5.1.3). Функции кэш-контроллера выполняет чипсет. Микросхемы хранения данных кэша организуются в банки, число микросхем в банке должно соответствовать разрядности системной шины процессора. Банк должен заполняться микросхемами одного объема, требуемое быстродействие микросхем зависит от частоты системной шины. Банков может быть и несколько, количество заполненных банков и организация установленных микросхем, определяющие объем кэш-памяти (VCACHE). задаются джамперами или определяются автоматически.

Для хранения тегов обычно используется отдельная микросхема асинхронной SRAM — Таg SRAM, а для более чем 8-битного тега — пара микросхем. Здесь асинхронная память используется как для асинхронного, так и для синхронного кэша. Ее объем может и превышать минимально необходимый для установленной кэш-памяти. Требуемое быстродействие определяется тактовой частотой системной шины. Необходимый объем памяти тегов (количество ячеек) можно вычислить, разделив объем установленной кэш-памяти на длину строки кэша, определяемой чипсетом. Длина строки обычно равна количеству байт, передаваемых за один стандартный пакетный цикл (4х4=16 байт для 1486, 4х8=32 байта для Pentium).

Максимальный объем кэшируемой памяти (мсаснев) ограничен как архитектурными особенностями чипсета и системной платы, так и объемом установленной кэш-памяти данных и разрядностью памяти тегов. Для обычных 8-битных тегов он не может превышать 256хVCACHE. так, для VCACHE=256 Кб мсаснеD = 64 Мб. Увеличение кэшируемого объема требует увеличения объема кэш-памяти или (и) разрядности тегов (конечно, в рамках поддержки чипсетом).

Для кэша с обратной записью (WВ) необходима еще и память для хранения признака «чистоты» строки. Признак может храниться в отдельной микросхеме Dirtу SRAM или занимать один бит в Таg SRAM. Обратная запись во вторичном кэше применяется не всегда (она появилась несколько позже начала выпуска процессоров класса 486), ее реализация сложнее, чем сквозной.

Микросхемы асинхронной памяти обычно исполняются в DIР-корпусах с 8 битной организацией (рис. 5.26), которые вставляются в специальные «кроватки». системной платы (иногда припаиваются). При установке микросхем с 28 выводами в «кроватку» с 32 контактами свободными оставляют контакты 1, 2, 31 и 32. Банк собирается из 4 штук для процессоров 386-DХ и 486, 8 штук — для Pentium. Микросхемы синхронной памяти обычно имеют разрядность 16 или 32 бит (18 или 36 - с паритетом), один банк для Pentium собирается из четырех или двух микросхем.

Рис. 5.26. Расположение выводов микросхем асинхронной статической памяти: а — в корпусах DIР-28, организация 8Кx8 (выводы 1 и 26 не используются), 16Кх8 (вывод 1 не используется), 32Кх8; б – в корпусах DIР-32, организация 64Кх8 (вывод 2 не используется). 128Кх8

Для системных плат с процессором Pentium широко распространены модули СОАST (Cache On А Stick) -- «кэш на палочке». Это небольшой модуль с двусторонним печатным разъемом (рис. 5.27 и табл. 5.23-5.25), устанавливаемыми в специальный слот. Модуль содержит собственно кэш-память необходимой разрядности (асинхронную Asynс. SRAM, синхронную пакетную Sync Burst SRAM или конвейерную РВ SRAM), на нем же может быть установлена и асинхронная память тегов. Модуль может использоваться и как расширение кэша, запаянного на системной плате. Аналогичные модули применяются и в других компьютерных платформах (например, в Роwег РС), но у них может не совпадать порядок следования адресов пакетного цикла синхронной памяти (у Роwег РС — последовательный) со специфическим порядком чередования, принятым для процессоров х86 Intel и совместимых с ними (порядок адресов задается логическим уровнем на одном из выводов микросхем Burst SRAM). В результате снижения цен на микросхемы статической памяти кэш фиксированного размера (чаще — максимального для конкретного чипсета) стали запаивать на системную плату, не применяя дополнительных модулей и разъемов.

Таблица 5.23. Назначение выводов кэш-модуля СОАST 3.0-160 pin

Контакт	Цепь	Контакт	Цепь	Контакт	Цепь	Контакт	Цепь
1	VSS	41	DQ58	81	VSS	121	DQ59
2	ТDQ0	42	DQ56	82	ТDQ1	122	DQ57
3	ТDQ2	43	VSS	83	ТDQ7	123	VSS
4	ТDQ6	44	DQ54	84	ТDQ5	124	DQ55
5	ТDQ4	45	DQ52	85	ТDQЗ	125	DQ53
6	RSVD	46	DQ50	86	RSVD	126	DQ51
7	VСС	47	DQ48	87	RSVD	127	DQ49
8	TWE#	48	VSS	88	RSVD	128	VSS
9	САDS#/СААЗ	49	DQ46	89	CADV#/CAА4	129	DQ47
10	VSS	50	DQ44	90	VSS	130	DQ45
11	CWE4#	51	DQ42	91	COE#	131	DQ43
12	СWE6#	52	VСС	92	CWE5#	132	RSVD
13	СWE0#	53	DQ40	93	CWE7#	133	DQ41
14	СWЕ2#	54	DQ38	94	CWE1#	134	DQ39
15	VСС	55	DQ36	95	RSVD	135	DQ37
16	ССS#/САВ4	56	VSS	96	CWE3#	136	VSS
17	GWE#	57	DQ34	97	САВ4	137	DQ35
18	ВWЕ#	58	DQ32	98	САLЕ	138	DQ33
19	VSS	59	DQ30	99	VSS	139	DQ31
20	АЗ	60	VСС	100	RSVD	140	RSVD
21	А7	61	DQ28	101	А4	141	DQ29
22	А5	62	DQ26	102	А6	142	DQ27
23	А11	63	DQ24	103	А8	143	DQ25
24	А16	64	VSS	104	А10	144	VSS
25	VСС	65	DQ22	105	RSVD	145	DQ23
26	А18	66	DQ20	106	А17	146	DQ21
27	VSS	67	DQ18	107	VSS	147	DQ19
28	А12	68	VСС	108	А9	148	RSVD
29	А13	69	DQ16	109	А14	149	DQ17
30	А05Р#	70	DQ14	110	А15	150	DQ15
31	ЕСS1#/СS#	71	DQ12	111	RSVD	151	DQ13
32	ЕСS2#	72	VSS	112	PD0	152	VSS
33	РD1	73	DQ10	113	PD2	153	DQ11
34	РDЗ	74	DQ8	114	РD4	154	DQ9
35	VSS	75	DQ6	115	VSS	155	DQ7
36	СLС1	76	VСС	116	СLК0	156	RSVD
37	VSS	77	DQ4	117	VSS	157	DQ5
38	DQ62	78	DQ2	118	DQ63	158	DQ3
39	VСС	79	DQ0	119	RSVD	159	DQ1
40	DQ60	80	VSS	120	DQ61	160	VSS

Таблица 5.24. Сигналы модулей СОАST 3.0