Принципы построения универсальных логических модулей для обработки многозначных и континуальных данных (стр. 3 )

Математические модели (13), (14) получены исходя из допущения идеальности элементов неоднородных высокоточных УЛМ. Характеристики реальных элементов учитываются выведенными на основе (13) выражениями, которые обеспечивают расчет допустимой с точки зрения сохранения функциональных возможностей упомянутых модулей размерности последних. В частности, допустимая размерность модуля, описываемого в идеальном случае выражением (13), определяется соотношением

,

где – оператор выделения целой части; – относительная погрешность коэффициента усиления операционного усилителя A;

, ; (15а)

, . (15б)

В (15)

;

;

;

,

где есть величина допуска номинального сопротивления R используемых резисторов; () есть сопротивление аналоговых ключей в замкнутом (разомкнутом) состоянии.

Рис.8.

В четвертой главе рассмотрены особенности представления произвольной БЛ-функции, заданной формулой из h букв, в общем случае обозначающих повторяющиеся, неповторяющиеся, инвертированные и неинвертированные аргументы упомянутой функции, в предикатной форме и получения топологического образа (графа) этой формы, который удобно применять для ее схемного воплощения в элементном базисе реляторов.

Разработан метод минимизации указанной предикатной формы, основанный на объединении одинаковых частей ее графа. Таковыми являются части, образованные из бинарных фрагментов, начинающихся с нижнего яруса графа, и имеющие одинаковую структуру, одноименные входные узлы и одинаковое расположение передач ветвей.

Выделен класс БЛ-функций, представителем которого является произвольная функция, заданная формулой из h букв и символов операций max, min и порождающая остальные функций своего класса с помощью соответствующей замены либо (). Функции выделенного класса названы изоморфными в силу идентичности структуры их формул, определяемой организацией суперпозиционных подстановок бинарных операций бесконечнозначной логики.

Показано, что представителем класса изоморфных БЛ-функций может быть выбрана предикатная форма любой из них и что двойственное преобразование ее бинарных ПАВ-операций порождает остальные функции рассматриваемого класса.

Разработаны принципы построения новых БЛ-модулей с кодовой настройкой, универсальных в заданном классе изоморфных БЛ-функций. Показано, что если такие модули строятся из кодоуправляемых элементов, воспроизводящих бинарные операции предикатной алгебры выбора (бесконечнозначной логики), то их будет отличать малая (большая) схемная глубина и большие (малые) аппаратурные затраты.

Разработаны принципы организации новых БЛ-модулей с кодовой настройкой, универсальных в заданном классе изоморфных БЛ-функций и занимающих среднее положение по аппаратурным затратам и схемной глубине. В качестве базисного элемента этих УЛМ предложен модуль, воспроизводящий путем кодовой настройки любую из трехбуквенных БЛÚ,Ù-формул и реализованный на трех кодоуправляемых реляторах по графу соответствующей предикатной формы.

В пятой главе дана характеристика некоторых современных микросхем аналоговых компараторов и ключей, которые выпускаются ведущими мировыми производителями (фирмами Advanced Linear Devices, Analog Devices, Maxim, Texas Instruments и др.) и могут быть использованы в полученных схемотехнических решениях универсальных логических модулей.

Рассмотрены прецизионные, микромощные, быстродействующие, одинарные, сдвоенные, счетверенные компараторы, компараторы, реализующие режим защелкивания, и др. Приведены схемы включения компараторов, имеющих специальные входы управления гистерезисом. Показано, что такие компараторы обеспечивают более высокую по отношению к компараторам с типовой положительной обратной связью точность сравнения входных напряжений.

Рассмотрены микросхемы, содержащие несколько отдельных, не связанных между собой аналоговых ключей (однополюсных переключателей на одно направление) с индивидуальным либо общим управлением, и микросхемы, которые содержат индивидуально (коллективно) управляемые однополюсные переключатели на два направления. Отмечены ИМС аналоговых ключей с дополнительными функциональными элементами (компараторами, регистром и др.). Получено выражение

, (16)

определяющее воспроизводимую схемным элементом элементного базиса ПАВ операцию с учетом характеристик реальных ключей. В (16) и – представленные напряжениями предикатные и предметные континуальные переменные; – характеристическая функция вида (8); – погрешность, обусловленная сопротивлением реальных ключей в замкнутом () и разомкнутом () состоянии и сопротивлением нагрузки .

Описан ряд апробированных принципиальных схем, которые разработаны на основе рассмотренных ИМС и предложенных принципов структурной организации универсальных БЛ-модулей.

В заключении изложены основные выводы, результаты и рекомендации, полученные в ходе диссертационных исследований.

В приложении 1 приведена классификация универсальных логических модулей, теория и схемотехника которых разработаны в диссертации.

В приложении 2 представлен акт, подтверждающий использование результатов диссертационной работы.

заключение

Выполненные в диссертации исследования и разработки основаны на сочетании формализма используемого логико-математического аппарата (двузначной, многозначной и бесконечнозначной логик, предикатной алгебры выбора), прикладные возможности которого обусловлены наличием адекватного элементного базиса, и эвристических методов создания новой техники. Указанное сочетание обеспечило изобретательский уровень и научное обоснование полученных технических решений.

В диссертации решена проблема создания нового класса средств вычислительной и кибернетической техники – универсальных БЛ(МЛ)-модулей, обеспечивающих структурнонезависимую настройку на воспроизведение любой из группы функций бесконечнозначной (многозначной) логики, описывающих соответствующие алгоритмы обработки континуальных (многозначных) данных.

Основные итоги проведенных автором теоретических и экспериментальных диссертационных исследований заключаются в следующем:

1. Предложена и теоретически обоснована новая процедура разложения многозначных логических функций, на базе которой разработан новый принцип более простой структурной организации мультиплексорных МЛ-модулей.

2. Предложена и теоретически обоснована новая форма представления функций многозначной логики, обеспечившая разработку математической модели и принципов построения однородного мультиплексорного МЛ-модуля, структура базисных элементов которого не зависит от значности воспроизводимых функций. Такие элементы наиболее подходят для аппаратурного воплощения в однокристальном исполнении. Показано, что в некоторых частных случаях упомянутый здесь МЛ-модуль имеет самые наименьшие среди возможных аппаратурные затраты.

3. Впервые предложены и теоретически обоснованы процедуры разложения БЛÚ,Ù-функций, позволившие разработать новые принципы более простой структурной организации мультиплексорных БЛ-модулей. Описан режим настройки, при котором мультиплексорные БЛ-модули могут быть использованы для реализации функций бесконечнозначной логики, сохраняющих значение одного из своих аргументов или его отрицания.

4. Исследованы типовые и кодоуправляемые базисные элементы бесконечнозначной логики и расширяющей ее предикатной алгебры выбора с целью оценки уровня концентрации в этих элементах воспроизводимых операций и функций. Предложены новые технические решения, повышающие указанный уровень.

5. Впервые разработаны научно обоснованные принципы построения из потенциальных и импульсных кодоуправляемых элементов, воспроизводящих базовые бинарные операции бесконечнозначной логики, БЛ-модулей, универсальных в классе всех n-арных симметричных БЛÚ,Ù-функций. Для частных случаев получены схемные решения, имеющие меньшие сложность и глубину.

6. Предложены и исследованы использующие кодоуправляемые элементы элементного базиса ПАВ схемотехнические решения новых БЛ-модулей, универсальных в заданном классе изоморфных БЛ-функций, то есть функций с идентичной организацией суперпозиционных подстановок базовых бинарных операций бесконечнозначной логики. Разработан метод улучшения некоторых технических характеристик указанных модулей, в частности, обеспечивающий уменьшение аппаратурного состава либо повышение быстродействия.

7. На основе проведенного исследования возможности применения преобразований вида «входная аналоговая величина ® цифровой код ® выходная аналоговая величина» в схемотехнических решениях универсальных БЛ-модулей впервые предложена алгоритмическая и структурная организация универсального в классе всех n-арных симметричных БЛÚ,Ù-функций аналого-цифрового преобразователя «напряжение®время®на-пряжение», реализующего более экономичный по отношению к известным метод сравнения континуальных переменных, использующий при меньшее количество компараторов.

8. Впервые разработаны научно обоснованные технические решения универсальных в классе всех n-арных симметричных БЛÚ,Ù-функций аналоговых логических модулей с одномерной систолической структурой, которые удобно использовать для сортировки представленных напряжениями континуальных данных. Показано, что полученные решения обеспечивают без каких-либо серьезных ограничений возможность синтеза цифровых систолических сортировщиков многозначных данных, представленных двоичным кодом. Впервые разработаны принципы организации цифрового систолического сортировщика многозначных данных, который реализует распознавание дубликатов сортируемых переменных, и аналого-цифрового не систолического сортировщика континуальных данных (селектора напряжений), воспроизводящего симметричные БЛÚ,Ù-функции с более высокой точностью.

9. В результате исследования возможности построения универсальных БЛ-модулей, оперирующих широтно-импульсными информационными сигналами, предложены и научно обоснованы технические решения новых средств обработки ШИС – однородных и более сложных неоднородных высокоточных логических модулей, универсальных в классе всех n-арных симметричных БЛÚ,Ù-функций. Сформирована методика расчета допустимой размерности указанных неоднородных модулей, учитывающая характеристики их реальной компонентной базы.

10. На основе теории итеративных сред впервые получены схемотехнические решения однородных и регулярных цифровых элементов, воспроизводящих бинарные операции max, min над многозначными переменными, представленными двоичным кодом. Попутно разработаны отличающиеся итеративным принципом организации новые схемы многоразрядных цифровых компараторов. Однородность и регулярность, присущие итеративным структурам, упрощают и ускоряют процесс их однокристальной аппаратурной реализации.

11. Исследованы основные электронные компоненты целевых УЛМ – современные микросхемы аналоговых компараторов и ключей, выпускаемые ведущими мировыми производителями и применимые в полученных схемотехнических решениях универсальных логических модулей. Разработаны и апробированы соответствующие принципиальные электрические схемы.

12. Универсальные БЛ-модули, схемотехника которых изложена в диссертации, могут быть использованы для воспроизведения многозначных функций. Это обстоятельство дает основание расценивать их универсальность как более емкое по сравнению, например, с универсальностью двузначных логических модулей понятие.

13. Разработанные базовые принципы организации структур обеспечивают построение универсальных логических модулей любой заданной размерности. Предложенные для некоторых УЛМ варианты схемной реализации позволяют в каждом конкретном случае выбрать наиболее подходящий вариант.

14. Результаты диссертации использовались в -ОПТ» г. Ульяновск при выполнении НИОКР «Разработка новых методов построения многоканальных газосигнализаторов», «Разработка универсальной системы газового контроля для вновь возводимого и реконструированного жилья» по государственным контрактам № 000р/6886 от 01.01.2001г., № 000р/8574 от 01.01.2001г. (заказчик: «Фонд содействия развитию малых форм предприятий в научно-технической сфере» г. Москва). Результаты диссертации представляют интерес для учреждений, занимающихся проектированием средств и систем автоматики, вычислительной техники и управления.

Дальнейшее развитие научных исследований, проведенных в диссертации, может быть связано, в частности, с созданием логических модулей, реализующих путем настройки набор заданных БЛ(МЛ)-функций, которые принадлежат в общем случае разным классам. Кроме того, весьма перспективной является разработка принципов построения аналого-цифровых преобразователей «напряжение®время®напряжение», универсальных в классе всех n-арных БЛÚ,Ù-функций.

Основные публикации

Монография

1. Андреев, логические модули для обработки многозначных и континуальных данных / . – Ульяновск : УлГТУ, 2010. – 234 с.

Статьи в определяемых ВАК ведущих научных журналах РФ

2. Андреев, организации реляторной комбинаторной сети с распределенным кодовым управлением / // Информационные технологии. – 2001. – № 8. – С. 17–20.

3. Андреев, построения и функциональные возможности реляторных процессоров с рекуррентной структурой / // Датчики и системы. – 2001. – № 10. – С. 11–15.

4. Андреев, реляторные процессоры: математические модели и схемная реализация / // Приборы и системы. Управление, контроль, диагностика. – 2001. – № 10. – С. 38–41.

5. Андреев, комбинаторные сети со структурно-независимой настройкой / // Автоматизация и современные технологии. – 2002. – № 3. – С. 29–32.

6. Андреев, комбинаторные сети со структурнонезависимой настройкой и их комплексная оценка / // Приборы и системы. Управление, контроль, диагностика. – 2007. – № 1. – С. 18–22.

7. Андреев, процессоры сортировки континуальных данных / // Приборы и системы. Управление, контроль, диагностика. – 2008. – № 9. – С. 31–36.

8. Андреев, процессоры с одномерной структурой для сортировки многозначных данных / // Информационные технологии. – 2008. – № 12. – С. 30–35.

9. Андреев, компараторы и многофункциональные компараторные устройства с итеративной структурой / // Автоматизация и современные технологии. – 2009. – № 2. – С. 9–16.

Статьи в научных сборниках и прочих научных журналах

10. Андреев, процессоры для адресно-ранговой идентификации аналоговых сигналов / // Радиоэлектронная техника: сборник научных трудов. – Ульяновск, 1999. – С. 44–47.

11. Андреев, устройства на кодоуправляемых реляторах / // Вестник УлГТУ. – 2000. – № 1. – С. 26–31.

12. Андреев, элементного базиса предикатной алгебры выбора / // Научно-технический калейдоскоп. – 2000. – № 1. – С. 15–20.

13. Андреев, организации реляторных ранговых фильтров со структурнонезависимой настройкой / // Вестник УлГТУ. – 2001. – № 2. – С. 20–25.

14. Андреев, логические сети на кодоуправляемых реляторах / // Вычислительная техника и новые информационные технологии: межвузовский научный сборник. – Уфа, 2001. – Вып. 4. – С. 68–73.

15. Андреев, модель и элементный базис рекуррентных реляторных структур / // Электронное моделирование. – 2002. – № 3. – С. 107–110.

16. Андреев, модуль для воспроизведения симметричных булевых функций / // Электронная техника: межвузовский сборник научных трудов. – Ульяновск, 2002. – С. 24–29.

17. Андреев, -цифровой модуль для реализации симметричных булевых функций / // Проектирование и технология электронных средств. – 2003. – № 2. – С. 65–69.

18. Андреев, технология реализации функций порядковой логики / // Известия ОрелГТУ. – 2004. – № 2. – С. 107–109.

19. Андреев, алгоритмы и систолические процессоры для реализации функций порядковой логики / // Управляющие системы и машины. – 2005. – № 5. – С. 57–61.

20. Андреев, Д. В. К вопросу об уменьшении сложности логических схем / // Электронная техника: межвузовский сборник научных трудов. – Ульяновск, 2005. – С. 7–12.

Изобретения

21. Пат. 2124754 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / , ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 15.02.1996; опубл. 10.01.1999, Бюл. № 1. – 4 с.

22. Пат. 2143731 на изобретение, Российская Федерация, МПК G 06 G 7/25. Гистерезисный преобразователь / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.02.1999; опубл. 27.12.1999, Бюл. № 36. – 4 с.

23. Пат. 2143732 на изобретение, Российская Федерация, МПК G 06 G 7/25. Двухпороговый дискриминатор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.02.1999; опубл. 27.12.1999, Бюл. № 36. – 5 с.

24. Пат. 2143733 на изобретение, Российская Федерация, МПК G 06 G 7/25. Нелинейный преобразователь / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.02.1999; опубл. 27.12.1999, Бюл. № 36. – 4 с.

25. Пат. 2143734 на изобретение, Российская Федерация, МПК G 06 G 7/25. Динамический гистерон / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.02.1999; опубл. 27.12.1999, Бюл. № 36. – 4 с.

26. Пат. 2143736 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый распознаватель / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.03.1999; опубл. 27.12.1999, Бюл. № 36. – 4 с.

27. Пат. 2143737 на изобретение, Российская Федерация, МПК G 06 G 7/26. Линейно-квадратичный аппроксиматор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.02.1999; опубл. 27.12.1999, Бюл. № 36. – 4 с.

28. Пат. 2149453 на изобретение, Российская Федерация, МПК G 06 G 7/25. Аналого-ранговый распознаватель / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 27.05.1999; опубл. 20.05.2000, Бюл. № 14. – 4 с.

29. Пат. 2166795 на изобретение, Российская Федерация, МПК G 06 G 7/25. Коммутационно-логический процессор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 09.11.1999; опубл. 10.05.2001, Бюл. № 13. – 5 с.

30. Пат. 2172516 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 28.04.2000; опубл. 20.08.2001, Бюл. № 23. – 5 с.

31. Пат. 2173879 на изобретение, Российская Федерация, МПК G 06 G 7/25. Аналого-ранговый процессор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.12.2000; опубл. 20.09.2001, Бюл. № 26. – 4 с.

32. Пат. 2176102 на изобретение, Российская Федерация, МПК G 06 G 7/25. Нелинейный преобразователь / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.12.2000; опубл. 20.11.2001, Бюл. № 32. – 5 с.

33. Пат. 2177176 на изобретение, Российская Федерация, МПК G 06 G 7/25. Формирователь зоны нечувствительности / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.12.2000; опубл. 20.12.2001, Бюл. № 35. – 4 с.

34. Пат. 2177177 на изобретение, Российская Федерация, МПК G 06 G 7/25. Формирователь зоны нечувствительности / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 26.12.2000; опубл. 20.12.2001, Бюл. № 35. – 4 с.

35. Пат. 2177639 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный идентификатор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.12.2000; опубл. 27.12.2001, Бюл. № 36. – 4 с.

36. Пат. 2181502 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 16.05.2000; опубл. 20.04.2002, Бюл. № 11. – 4 с.

37. Пат. 2183032 на изобретение, Российская Федерация, МПК G 06 G 7/26. Линейно-квадратичный аппроксиматор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 05.06.2001; опубл. 27.05.2002, Бюл. № 15. – 5 с.

38. Пат. 2188453 на изобретение, Российская Федерация, МПК G 06 G 7/25. Двусторонний ограничитель / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 02.11.2001; опубл. 27.08.2002, Бюл. № 24. – 5 с.

39. Пат. 2192043 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 20.11.2001; опубл. 27.10.2002, Бюл. № 30. – 4 с.

40. Пат. 2192044 на изобретение, Российская Федерация, МПК G 06 G 7/52. Реляторный селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 26.10.2001; опубл. 27.10.2002, Бюл. № 30. – 6 с.

41. Пат. 2194304 на изобретение, Российская Федерация, МПК G 06 G 7/25. Реляторный идентификатор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 28.12.2001; опубл. 10.12.2002, Бюл. № 34. – 5 с.

42. Пат. 2195018 на изобретение, Российская Федерация, МПК G 06 G 7/25. Медианный модуль / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 20.11.2001; опубл. 20.12.2002, Бюл. № 35. – 4 с.

43. Пат. 2195700 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый коммутатор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 23.10.2001; опубл. 27.12.2002, Бюл. № 36. – 5 с.

44. Пат. 2204163 на изобретение, Российская Федерация, МПК G 06 G 7/25. Адресный идентификатор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 15.02.2002; опубл. 10.05.2003, Бюл. № 13. – 5 с.

45. Пат. 2205449 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый фильтр / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 06.05.2002; опубл. 27.05.2003, Бюл. № 15. – 6 с.

46. Пат. 2205499 на изобретение, Российская Федерация, МПК H 03 K 5/26. Импульсный селектор / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 06.06.2002; опубл. 27.05.2003, Бюл. № 15. – 5 с.

47. Пат. 2219579 на изобретение, Российская Федерация, МПК H 03 K 5/26. Импульсный селектор / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 25.06.2002; опубл. 20.12.2003, Бюл. № 35. – 6 с.

48. Пат. 2248041 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 11.11.2003; опубл. 10.03.2005, Бюл. № 7. – 5 с.

49. Пат. 2260836 на изобретение, Российская Федерация, МПК G 06 F 7/38. Сумматор единичных сигналов / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 30.03.2004; опубл. 20.09.2005, Бюл. № 26. – 6 с.

50. Пат. 2273090 на изобретение, Российская Федерация, МПК H 03 K 5/26. Импульсный селектор / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 20.02.2004; опубл. 27.03.2006, Бюл. № 9. – 4 с.

51. Пат. 2281545 на изобретение, Российская Федерация, МПК G 06 F 7/57. Логический преобразователь / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 11.05.2005; опубл. 10.08.2006, Бюл. № 22. – 3 с.

52. Пат. 2281550 на изобретение, Российская Федерация, МПК G 06 G 7/52. Аналоговый процессор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.04.2005; опубл. 10.08.2006, Бюл. № 22. – 6 с.

53. Пат. 2284573 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 07.06.2005; опубл. 27.09.2006, Бюл. № 27. – 5 с.

54. Пат. 2284651 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.04.2005; опубл. 27.09.2006, Бюл. № 27. – 5 с.

55. Пат. 2284652 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.04.2005; опубл. 27.09.2006, Бюл. № 27. – 5 с.

56. Пат. 2284655 на изобретение, Российская Федерация, МПК G 06 F 5/00. Параллельный счетчик единичных сигналов / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 15.04.2005; опубл. 27.09.2006, Бюл. № 27. – 5 с.

57. Пат. 2286594 на изобретение, Российская Федерация, МПК G 06 F 7/57. Логический модуль / В, ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 08.07.2005; опубл. 27.10.2006, Бюл. № 30. – 3 с.

58. Пат. 2294008 на изобретение, Российская Федерация, МПК G 06 F 7/57. Логический процессор / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 03.11.2005; опубл. 20.02.2007, Бюл. № 5. – 5 с.

59. Пат. 2294594 на изобретение, Российская Федерация, МПК H 03 K 19/21. Реляторный селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 03.11.2005; опубл. 27.02.2007, Бюл. № 6. – 7 с.

60. Пат. 2298220 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 02.12.2005; опубл. 27.04.2007, Бюл. № 12. – 4 с.

61. Пат. 2300134 на изобретение, Российская Федерация, МПК G 06 F 7/02. Способ сравнения одноразрядных двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 23.12.2005; опубл. 27.05.2007, Бюл. № 15. – 3 с.

62. Пат. 2300135 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство селекции большего из двух двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 10.01.2006; опубл. 27.05.2007, Бюл. № 15. – 6 с.

63. Пат. 2300143 на изобретение, Российская Федерация, МПК G 06 G 7/52. Ранговый фильтр / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 10.01.2006; опубл. 27.05.2007, Бюл. № 15. – 6 с.

64. Пат. 2300172 на изобретение, Российская Федерация, МПК H 03 K 5/125. Импульсный селектор / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 10.01.2006; опубл. 27.05.2007, Бюл. № 15. – 4 с.

65. Пат. 2303283 на изобретение, Российская Федерация, МПК G 06 F 7/00. Логический модуль / В; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 21.03.2006; опубл. 20.07.2007, Бюл. № 20. – 3 с.

66. Пат. 2324223 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 08.12.2006; опубл. 10.05.2008, Бюл. № 13. – 5 с.

67. Пат. 2329530 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 09.03.2007; опубл. 20.07.2008, Бюл. № 20. – 3 с.

68. Пат. 2338249 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый сортировщик / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 27.04.2007; опубл. 10.11.2008, Бюл. № 31. – 6 с.

69. Пат. 2338250 на изобретение, Российская Федерация, МПК G 06 G 7/25. Ранговый селектор / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 20.03.2007; опубл. 10.11.2008, Бюл. № 31. – 6 с.

70. Пат. 2346321 на изобретение, Российская Федерация, МПК G 06 F 7/06. Устройство сортировки двоичных чисел / , ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 13.07.2007; опубл. 10.02.2009, Бюл. № 4. – 6 с.

71. Пат. 2346322 на изобретение, Российская Федерация, МПК G 06 F 7/76. Реляционный процессор / , ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 10.07.2007; опубл. 10.02.2009, Бюл. № 4. – 3 с.

72. Пат. 2347267 на изобретение, Российская Федерация, МПК G 06 F 17/30. Устройство поиска информации / , ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 13.07.2007; опубл. 20.02.2009, Бюл. № 5. – 4 с.

73. Пат. 2363036 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.01.2008; опубл. 27.07.2009, Бюл. № 21. – 4 с.

74. Пат. 2363037 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство сравнения двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.01.2008; опубл. 27.07.2009, Бюл. № 21. – 4 с.

75. Пат. 2363038 на изобретение, Российская Федерация, МПК G 06 F 7/02. Устройство селекции двоичных чисел / ; заявитель и патентообладатель Ульян. гос. техн. ун-т. – № /09; заявл. 22.02.2008; опубл. 27.07.2009, Бюл. № 21. – 6 с.

Работы в материалах международных и всероссийских научно-технических конференций

76. Андреев, формирователь типовых нелинейных функций / // Методы и средства преобразования и обработки аналоговой информации : труды международной конф. – Ульяновск, 1999. – Т. 2. – С. 51–52.

77. Андреев, преобразователь с кодовым управлением / // Методы и средства преобразования и обработки аналоговой информации : труды международной конф. – Ульяновск, 1999. – Т. 2. – С. 53–54.

78. Andreev, D. V. The neural processor on resistive relators / D. V. Andreev // Interactive systems : the problems of human-computer interaction: proceedings of the international conf. – Ulyanovsk, 1999. – P. 77–78.

79. Andreev, D. V. The relator-based neural processor for identification rank values of an analog signal / D. V. Andreev, A. V. Sorokin // Interactive systems : the problems of human-computer interaction: proceedings of the international conf. – Ulyanovsk, 1999. – P. 78–79.

80. Андреев, коммутационно-логической нейросети в элементном базисе резистивных реляторов / // Нейроинформатика – 2000: сборник научных трудов 2-й Всероссийской науч.-техн. конф. – М., 2000. – Ч. 2. – С. 170–172.

81. Андреев, фильтр со структурнонезависимой настройкой / , // Континуальные логико-алгебраические и нейросетевые методы в науке, технике и экономике: труды международной конф. – Ульяновск, 2000. – Т. 1. – С. 95–96.

82. Andreev, D. V. Rank selector with code control / D. V. Andreev // Computer science and information technologies: proceedings of the 3-rd international workshop. – Ufa, 2001. – V. 3. – P. 168–169.

83. Andreev, D. V. Universal former of linear-bend functions / D. V. Andreev // Computer science and information technologies: proceedings of the 3-rd international workshop. – Ufa, 2001. – V. 3. – P. 170.

84. Андреев, сеть с кодовым управлением / // Нейроинформатика – 2001: сборник научных трудов 3-й Всероссийской науч.-техн. конф. – М., 2001. – Ч. 2. – С. 191–195.

85. Андреев, ранговый процессор с систолической структурой / , // Нейроинформатика – 2001: сборник научных трудов 3-й Всероссийской науч.-техн. конф. – М., 2001. – Ч. 2. – С. 196–200.

86. Андреев, сеть для адресно-рангового распознавания аналоговых сигналов / // Континуальные логико-алгебраические исчисления и нейроматематика в науке, технике и экономике: труды международной конф. – Ульяновск, 2001. – Т. 2. – С. 21–22.

87. Андреев, комбинаторные сети с распределенным кодовым управлением: математическая модель и схемная реализация / // Континуальные логико-алгебраические исчисления и нейроматематика в науке, технике и экономике: труды международной конф. – Ульяновск, 2001. – Т. 2. – С. 23–26.

88. Андреев, сеть на кодоуправляемых реляторах / // Надежность и качество: труды международного симпозиума. – Пенза, 2001. – С. 122–124.

89. Андреев, модель реляторных комбинаторных сетей нового поколения / // Международная конф. по мягким вычислениям и измерениям (SCM–2001): сборник докладов. – С.–Пб., 2001. – С. 98–100.

90. Андреев, фильтры нового поколения: математическая модель и элементный базис / // Динамика нелинейных дискретных электротехнических и электронных систем: материалы 4-й Всероссийской науч. конф. – Чебоксары, 2001. – С. 222–223.

91. Андреев, организации комбинаторных ранговых автоматов нового поколения / // Современные проблемы создания и эксплуатации радиотехнических систем: труды 3-й Всероссийской науч.-практ. конф. – Ульяновск, 2001. – С. 189–190.

92. Andreev, D. V. Rank processor with systolic structure: modeling in Electronics Workbench / D. V. Andreev, E. V. Kiryukhin // Interactive systems : the problems of human-computer interaction: proceedings of the international conf. – Ulyanovsk, 2001. – P. 64–66.

93. Andreev, D. V. Rank selector on code control relators / D. V. Andreev // Interactive systems : the problems of human-computer interaction: proceedings of the international conf. – Ulyanovsk, 2001. – P. 149–150.

94. Андреев, минимизации ядра ранговых функций предикатной алгебры выбора / // Информационные технологии в электротехнике и электроэнергетике : материалы 4-й Всероссийской науч.-техн. конф. – Чебоксары, 2002. – С. 132–133.

95. Андреев, реляторная сеть для ранговой селекции аналоговых сигналов: принципы организации и функциональные возможности / // Проблемы нейрокибернетики: материалы международной конф. – Ростов-на-Дону, 2002. – Т. 2. – С. 5–7.

96. Андреев, модуль для воспроизведения операций непрерывной логики / // Надежность и качество: труды международного симпозиума. – Пенза, 2002. – С. 381–382.

97. Андреев, методы сортировки / // Актуальные проблемы радиоэлектроники: материалы Всероссийской науч.-техн. конф. – Самара, 2003. – С. 2–3.

98. Андреев, модель гибридного вычислителя простых симметричных булевых функций / // Актуальные проблемы радиоэлектроники: материалы Всероссийской науч.-техн. конф. – Самара, 2003. – С. 38–40.

99. Андреев, Д. В. Об одной математической модели систолического алгоритма поиска / // Теоретические и прикладные вопросы современных информационных технологий: материалы 3-й Всероссийской науч.-техн. конф. – Улан-Удэ, 2003. – С. 57–58.

100. Андреев, Д. В. Об одном систолическом алгоритме сортировки континуальных данных / // Новые методологии проектирования изделий микроэлектроники: материалы 2-й международной науч.-техн. конф. – Владимир, 2003. – С. 93–96.

101. Андреев, для логической обработки широтно-импульсных сигналов / // Надежность и качество: труды международного симпозиума. – Пенза, 2003. – С. 142–143.

102. Андреев, вычислитель простых симметричных булевых функций / // Фундаментальные проблемы радиоэлектронного приборостроения: материалы международной науч.-практ. конф. – М., 2003. – С. 271–273.

103. Андреев, идентификатор числа единичных сигналов / // Актуальные проблемы электронного приборостроения: материалы международной науч.-техн. конф. – Саратов, 2004. – С. 316–318.

104. Андреев, Д. В. О допустимой размерности гибридного вычислителя простых симметричных булевых функций / , // Оптические, радиоволновые и тепловые методы и средства контроля качества материалов, промышленных изделий и окружающей среды: труды 9-й международной науч.-техн. конф. – Ульяновск, 2004. – С. 110–113.

принципы построения универсальных логических модулей

Для обработки многозначных и континуальных данных

Автореферат

диссертации на соискание ученой степени

доктора технических наук

Подписано в печать 03.06.2010. Формат 60´84/16.

Усл. печ. л. 2,32. Тираж 100 экз. Заказ 662.

Типография УлГТУ, Ульяновск, Северный Венец, 32.