МИНОБРНАУКИ РОССИИ
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«Юго-Западный государственный университет»
УТВЕРЖДАЮ:
Председатель приемной комиссии
________________
« 31 » января 2013 г.
ПРОГРАММА
вступительного испытания
для поступающих в магистратуру по направлению подготовки
230100.68 Информатика и вычислительная техника
Курск - 2013 г.
Разработчики программы: _________________________________________________________________
(должность, инициалы, фамилия)
__________________________________________________________________
__________________________________________________________________
Председатель
экзаменационной комиссии ______________ ____________________________
(подпись) (инициалы, фамилия)
Программа обсуждена и рекомендована к использованию для проведения вступительных испытаний в 2013 г. на заседании экзаменационной комиссии по направлению подготовки 230100.68 Информатика и вычислительная техника.
1. Описание формы проведения экзамена
Поступающие в магистратуру проходят вступительный экзамен в форме письменного междисциплинарного вступительного экзамена по выбранному направлению магистерской подготовки, проводимого с 10 по 20 июля 2013 г. Вступительный экзамен может проводиться в несколько потоков по мере формирования групп из числа кандидатов, подавших документы.
Для проведения вступительных экзаменов приказом ректора создаются экзаменационные комиссии и утверждаются программы экзаменов.
Программа вступительного экзамена разрабатывается факультетом в соответствии с Государственным образовательным стандартом высшего профессионального образования для направления 230100.68 – Информатика и вычислительная техника, по магистерским программам «Элементы и устройства элементов вычислительной техники» и «Компьютерный анализ и интерпретация данных».
В экзаменационном билете содержится два задания, на выполнения каждого из них отводится один час.
2. Перечень вопросов для вступительных испытаний
1. Общие сведения об электронных усилителях. Параметры и характеристики усилителей: амплитудная, амплитудно-частотная, фазо-частотная, переходная. Искажения сигналов. Обратная связь в усилителях. Влияние отрицательной О. С. на параметры усилителя и искажения сигнала. Усилители постоянного тока. Особенности схем УПТ. Дрейф нуля. Дифференциальные усилительные каскады. Характеристики и параметры ДК. Операционные усилители. Применение ОУ для усиления и преобразования аналоговых сигналов.
2. Обобщенная архитектура микропроцессорных систем (МПС). Принципы обмена информацией по интерфейсу «Общая шина».
3. Системные интерфейсы вычислительных машин, интерфейс AT-BUS, системная шина ISA, системная шина ISA, VLB-шина, PCI-шина, AGP-шина, USB-шина.
4. Активные фильтры. Передаточные характеристики фильтров. Схемы фильтров нижних и верхних частот, полосовых и заграждающих фильтров. Проектирование активных фильтров на основе ОУ.
5. Погрешности измерительной аппаратуры. Средства и методы измерений электрических величин и параметров электрических сигналов. Цифровые измерительные приборы.
6. Проблемы и особенности отладки МПС. Статические отладчики. Логические анализаторы. Сигнатурные анализаторы. Резидентные диагностические и отладочные средства. Системы проектирования МПС. Внутрисхемные эмуляторы.
7. Элементная база цифровых устройств. Ключевой режим биполярного транзистора. Схема базового элемента транзисторно-транзисторной логики (ТТЛ), передаточная характеристика и параметры. Базовая схема эмиттерно-связанной логики (ЭСЛ), передаточные характеристики и параметры. Ключевой режим МДП-транзистора. Схемы логических элементов на п-МДП и КМДП-транзисторах. Сравнительный анализ логических элементов различных серий.
8. Подсистема памяти МПС. Распределение адресного пространства. Единое и разделенное адресное пространство. Диспетчер памяти. Регенерация динамической памяти в МПС. Подсистема ввода/вывода МПС. Классификация способов обмена. Параллельный и последовательный обмен. Синхронный и асинхронный обмен. Параллельный обмен на базе буферных регистров и контроллеров параллельного обмена. Проблемы последовательного обмена. Контроллеры последовательного обмена. Подсистема прерываний МПС - основные функции. Радиальные и векторные прерывания. Идентификация источника прерываний. Приоритет запросов и приоритет программ в подсистеме прерываний МПС. Контроллеры прерываний. Подсистема прямого доступа в память МПС. Контроллеры ПДП. Функционирование МПС в режиме ПДП. Особенности архитектуры секционированных многокристальных МПС.
9. Однокристальный потоковый микропроцессор для математических акселераторов. Принцип потокового программирования.
10. Схемотехника запоминающих устройств. Статические ОЗУ с произвольной выборкой. Структура БИС ОЗУ со словарной и матричной организацией. Запоминающие элементы с однокоординатной и двухкоординатной выборкой. Построение модуля ОЗУ. Динамические ОЗУ. Структура одноразрядной БИС динамического ОЗУ. Параметры микросхем памяти.
11. Погрешности измерений. Систематические погрешности. Случайные погрешности. Законы распределения случайных погрешностей. Погрешности косвенных измерений. Обработка результатов совокупных измерений.
12. Электронные и оптоэлектронные нейрокомпьютеры. Принципы аналитического программирования, обучения и самообучения нейрокомпьютеров.
13. Постоянные запоминающие устройства. Масочные и прожигаемые ПЗУ. Репрограммируемые ПЗУ. Стираемые РПЗУ на лавинно-инжекционных МДП-транзисторах и МНОП-транзисторах. Схемотехника и параметры БИС РПЗУ. Применение программируемых запоминающих устройств.
14. Особенности архитектуры однокристальных микроЭВМ (ОМЭВМ). Внутренняя структура ОМЭВМ. Особенности системы команд 8-разрядных ОМЭВМ. Организация памяти ОМЭВМ. Расширение ресурсов ОМЭВМ. Реализация ввода/вывода и прерывании в ОМЭВМ. Контроль времени, цифро-аналоговые и аналого-цифровые преобразования в ОМЭВМ.
15. Модемы для телефонных каналов. Методы модуляции. Устройство модема. Модемы по рекомендациям МККТТ V.22bis и V.32. Защита от ошибок и сжатие данных в модемах. Программирование модемов. Протоколы передачи файлов для модемов.
16. Аналоговые схемы обработки информации. Принцип работы операционного блока. Схемы для линейной и нелинейной обработки информации: суммирование, интегрирование, дифференцирование, выделение модуля, перемножение и др. Влияние параметров ОУ на точность преобразования сигналов.
17. Использование МПС и ОМЭНМ в информационно-измерительных комплексах, системах управления объектами и технологическими процессами. Специализированные контроллеры. Применение МПС в электронных вычислительных системах (ЭВС) и технологическом оборудовании. MПС в испытательном и диагностическом оборудовании, логические анализаторы для тестирования микросхем. Информационно-измерительные системы. МПС в «интеллектуальном» периферийном оборудовании.
18. Процессор логического вывода. Модель абстрактной машины Уоррена.
19. Цифро-аналоговые и аналого-цифровые преобразователи. Параллельные ЦАП с резисторными матрицами и с делителями тока. Умножающие ЦАП. Применение ЦАП в системах вывода информации. АЦП последовательного преобразования. АЦП параллельного преобразования. АЦП следящего типа. Интегрирующие АЦП. Применение АЦП в системах ввода аналоговой информации.
20. Погрешности измерительной аппаратуры. Средства и методы измерений электрических величин и параметров электрических сигналов. Цифровые измерительные приборы.
21. СБИС цифровых процессоров сигналов. Принципы ускорения выполнения макрооперации умножения и накапливающего сложения.
22. Логические элементы и узлы. Понятие о комбинационной схеме и цифровом автомате. Системы логических элементов. Триггеры. Регистры. Счетчики. Дешифраторы. Сумматоры. Матричные БИС. БИС ПЛМ. БИС ПМЛ. Анализ и синтез функциональных узлов.
23. Принтеры: основные типы и принципы действия матричных принтеров: ударных, струйных, лазерных, LED-принтepoв, термографических; интерфейсы принтеров.
24. Транспьютеры. Транспьютерные сети. Ультрабольшие ИС многопроцессорных платформ. Принцип структурного программирования.
25. Процессоры: элементы архитектуры. Назначение и структура процессора. Адресные структуры основных памятей. Выбор структуры и формата команд. Кодирование команд. Способы адресации. Процедура выполнения команд. Рабочий цикл процессора. Структура и микропрограмма АЛУ. Управляющие автоматы. Микропрограммное управление. Жесткая и программируемая логика.
26. Измерение неэлектрических величин. Первичные преобразователи информации: реостатные, индуктивные и трансформаторные, пьезоэлектрические, оптико-электронные, термоэлектрические, емкостные тензорезистивные. Методы измерения неэлектрических величин.
27. Организация СБИС систолических и волновых процессоров. Глобальная синхронизация. Конвейерный такт. Оптимальные длины очередей операндов в волновых процессорах.
28. Активные фильтры. Передаточные характеристики фильтров. Схемы фильтров нижних и верхних частот, полосовых и заграждающих фильтров. Проектирование активных фильтров на основе ОУ.
29. Подсистема памяти МПС. Распределение адресного пространства. Единое и разделенное адресное пространство. Диспетчер памяти. Регенерация динамической памяти в МПС. Подсистема ввода/вывода МПС. Классификация способов обмена. Параллельный и последовательный обмен. Синхронный и асинхронный обмен. Параллельный обмен на базе буферных регистров и контроллеров параллельного обмена. Проблемы последовательного обмена. Контроллеры последовательного обмена. Подсистема прерываний МПС - основные функции. Радиальные и векторные прерывания. Идентификация источника прерываний. Приоритет запросов и приоритет программ в подсистеме прерываний МПС. Контроллеры прерываний. Подсистема прямого доступа в память МПС. Контроллеры ПДП. Функционирование МПС в режиме ПДП. Особенности архитектуры секционированных многокристальных МПС.
30. Аппаратные средства ЛВС. Кабельные средства. Сетевые адаптеры. Мосты. Коммутаторы. Маршрутизаторы. проектирования МПС. Внутрисхемные эмуляторы.
31. Общие сведения об электронных усилителях. Параметры и характеристики усилителей: амплитудная, амплитудно-частотная, фазо-частотная, переходная. Искажения сигналов. Обратная связь в усилителях. Влияние отрицательной О. С. на параметры усилителя и искажения сигнала. Усилители постоянного тока. Особенности схем УПТ. Дрейф нуля. Дифференциальные усилительные каскады. Характеристики и параметры ДК. Операционные усилители. Применение ОУ для усиления и преобразования аналоговых сигналов.
32. Основные сведения о FPGA – программируемых пользователем вентильных матрицах. Структура, функциональные блоки, конфигурирование (программирование).
33. Устройства ввода и распознавания речевых сигналов: Фонетическая структура речевого сигнала и механизм речеобразования. Методы кодирования сигналов в устройствах ввода речи. Способы распознавания речевых сигналов.
34. Элементная база цифровых устройств. Ключевой режим биполярного транзистора. Схема базового элемента транзисторно-транзисторной логики (ТТЛ), передаточная характеристика и параметры. Базовая схема эмиттерно-связанной логики (ЭСЛ), передаточные характеристики и параметры. Ключевой режим МДП-транзистора. Схемы логических элементов на п-МДП и КМДП-транзисторах. Сравнительный анализ логических элементов различных серий.
35. «Система на программируемом кристалле». Классификация ПЛИС по уровню интеграции. Однородные и блочные «системы на кристалле». Аппаратные и программные ядра.
36. Методы, основанные на задании вида разделяющей поверхности. Линейные, кусочно-линейные и нелинейные разделяющие поверхности. Методы эталонов.
37. Системы без обучения, системы с обучением, адаптивный подход. Геометрическая интерпретация задачи распознавания. Статистические методы, основанные на построении функций плотности вероятности. Методы Байеса, Вальда. Ошибки первого и второго рода.
38. Место БИС с программируемой структурой в процессе создания современной аппаратуры. Жизненный цикл устройства, реализованного с использованием микросхем с программируемой структурой.
39. Обобщенная архитектура микропроцессорных систем (МПС). Принципы обмена информацией по интерфейсу «Общая шина».
40. Введение. Область применения теории распознавания образов (ТРО). Классификация методов ТРО.
41. Основные сведения о СБИС «система на кристалле». Типы «систем на кристалле». Перспективы применения «систем на кристалле» различных типов.
42. Интегральная технология и предпосылки появления микропроцессоров (МП). Основные схемотехнологические направления производства МП и их сравнительные характеристики. Тенденция развития архитектур МП. Особенности Гарвардской и Принстонской архитектур МП. Система команд микропроцессора. Классы операций, система адресации, форматы команд. Внутренняя структура 8-разрядных микропроцессоров (i8080, Z80). Командный цикл и машинные циклы МП.
43. Методы, основанные на локальной оценке плотностей без задания явного вида решающих правил. Правила ближайшего соседа, правила средней связи.
44. Процессоры: элементы архитектуры. Назначение и структура процессора. Адресные структуры основных памятей. Выбор структуры и формата команд. Кодирование команд. Способы адресации. Процедура выполнения команд. Рабочий цикл процессора. Структура и микропрограмма АЛУ. Управляющие автоматы. Микропрограммное управление. Жесткая и программируемая логика.
45. Подсистема памяти МПС. Распределение адресного пространства. Единое и разделенное адресное пространство. Диспетчер памяти. Регенерация динамической памяти в МПС. Подсистема ввода/вывода МПС. Классификация способов обмена. Параллельный и последовательный обмен. Синхронный и асинхронный обмен. Параллельный обмен на базе буферных регистров и контроллеров параллельного обмена. Проблемы последовательного обмена. Контроллеры последовательного обмена. Подсистема прерываний МПС - основные функции. Радиальные и векторные прерывания. Идентификация источника прерываний. Приоритет запросов и приоритет программ в подсистеме прерываний МПС. Контроллеры прерываний. Подсистема прямого доступа в память МПС. Контроллеры ПДП. Функционирование МПС в режиме ПДП. Особенности архитектуры секционированных многокристальных МПС.
46. Обучающие алгоритмы. Сходимость алгоритмов обучения. Выбор объема обучающей выборки. Проблемы выбора методов и алгоритмов распознавания. Разведочный анализ. Проблема оценки структуры многомерных данных.
47. Логические элементы и узлы. Понятие о комбинационной схеме и цифровом автомате. Системы логических элементов. Триггеры. Регистры. Счетчики. Дешифраторы. Сумматоры. Матричные БИС. БИС ПЛМ. БИС ПМЛ. Анализ и синтез функциональных узлов.
48. Электронные и оптоэлектронные нейрокомпьютеры. Принципы аналитического программирования, обучения и самообучения нейрокомпьютеров.
49. Методы динамического конструирования двумерных классификационных пространств. Проблемы классификации при разнородном представлении признаков. Нечеткие классификационные правила.
50. Аналоговые схемы обработки информации. Принцип работы операционного блока. Схемы для линейной и нелинейной обработки информации: суммирование, интегрирование, дифференцирование, выделение модуля, перемножение и др. Влияние параметров ОУ на точность преобразования сигналов.
51. Организация СБИС систолических и волновых процессоров. Глобальная синхронизация. Конвейерный такт. Оптимальные длины очередей операндов в волновых процессорах.
52. Обобщенная архитектура микропроцессорных систем (МПС). Принципы обмена информацией по интерфейсу «Общая шина».
53. Интегральная технология и предпосылки появления микропроцессоров (МП). Основные схемотехнологические направления производства МП и их сравнительные характеристики. Тенденция развития архитектур МП. Особенности Гарвардской и Принстонской архитектур МП. Система команд микропроцессора. Классы операций, система адресации, форматы команд. Внутренняя структура 8-разрядных микропроцессоров (i8080, Z80). Командный цикл и машинные циклы МП.
54. Конфигурирование БИС/СБИС с программируемой структурой. Способы конфигурации.
55. Измерение неэлектрических величин. Первичные преобразователи информации: реостатные, индуктивные и трансформаторные, пьезоэлектрические, оптико-электронные, термоэлектрические, емкостные тензорезистивные. Методы измерения неэлектрических величин.
56. Методы, основанные на задании вида разделяющей поверхности. Линейные, кусочно-линейные и нелинейные разделяющие поверхности. Методы эталонов.
57. Функциональные блоки FPGA. Типы блоков. Описание работы функционального блока на примере ПЛИС Spartan фирмы Xilinx.
3. Пример выполнения задания
В ответе на вопрос экзаменационного билета при сдаче вступительного испытания в магистратуру, абитуриент вначале указывает номер полученного билета. Затем полностью пишет первый вопрос, а ниже отвечает на поставленный вопрос. Далее пишет второй вопрос, ниже также отвечает на поставленный вопрос.
Структура ответа должна выглядеть следующим образом:
– ФИО абитуриента.
– Номер билета.
– Формулировка 1-го вопроса.
– Ответ на первый вопрос.
– Формулировка 2-го вопроса.
– Ответ на второй вопрос.
4. Список литературы для подготовки
Основная литература:
1. Молдовян минимум и алгоритмы цифровой подписи. СПб.: БХВ-Петербург, 20с.
2. Верхова вычислительных машин и систем. СПб., Политехника, 2010. – 152 с.
3. , , Титов -логические задачи синтеза разбиений параллельных алгоритмов логического управления при проектировании логических мультиконтроллеров. Курск: изд-во КурскГТУ, 20с.
4. , Чернышев теории передачи информации: учебное пособие для ВУЗов – М.: КноРус, 2010. – 168 с.
5. , , Титов параллельных логических мультиконтроллеров. М: Высшая школа, 20с.
6. , , Титов основы построения автоматизированных систем управления технологическими процессами на основе нечеткой логики. Старый Оскол: Тонкие наукоемкие технологии, 20с.
7. , , Труфанов системы технического зрения: М.: Наука, 20с.
8. Егоров ошибок в информационных каналах периферийных устройств ЭВМ. Курск: издательство КурскГТУ, 20с.
9. , Коробкова, проектирование цифровых устройств, основанное на представлении функций в обобщенной форме. Белгород: Изд-во БГТУ, 20с.
Дополнительная литература
1. Сергеев . М.: Университетская книга, Логос, 2008 г. 349 с.
2. , , Шатраков анализ и принятие решений в деятельности учреждений реального сектора экономики, связи и транспорта– М. «Экономика», 2009 – 366 с.
5. Критерий оценивания
Результаты сдачи вступительного экзамена оцениваются по 100-балльной шкале, в которой оценке «отлично» соответствует от 80 до 100 балов, оценке «хорошо» соответствует от 60 до 80 балов, оценке «удовлетворительно» от 50 до 60 балов, оценке «неудовлетворительно» соответствует менее 50 баллов. Лица, получившие неудовлетворительную оценку или не явившиеся в установленный день без уважительных причин на вступительный экзамен, до участия в конкурсе не допускаются. Повторная сдача вступительного экзамена не допускается.
В случае несогласия с оценкой вступительного экзамена поступающий в магистратуру может подать в день объявления результатов письменное заявление о пересмотре результатов прохождения вступительного испытания. В этот же день апелляционная комиссия рассматривает заявление в присутствии поступающего в магистратуру и выносит заключение по существу апелляции. Порядок проведения апелляции определяется Положением об апелляции по результатам вступительных испытаний.
