Методические указания к практическим работам по дисциплине «Организация ЭВМ» (стр. 7 )

Рисунок 27 – Схема сравнения кодов

Схема контроля четности (нечетности) применяется для выявления одиночных ошибок, вызванных помехами в линии связи или в блоках памяти. Метод основан на подсчете числа единиц в передаваемой в линию или направляемой в память на хранение порции информации, причем, если число единиц четное - функция четности P(arity) равна нулю. Схемная реализация устройства приведена на рисунке 28.

Рисунок 28 – Схема контроля четности (нечетности)

7.2 Указания по выполнению практической работы

Для схемы преобразователя кодов (рисунок 26) заполнить таблицу истинности для сегментов B, C, D, E, F, G.

Составить схему сравнения кодов (рисунок 27) и по данным эксперимента заполнить таблицу истинности (таблица 18).

Таблица 18 – Таблица истинности для схемы сравнения кодов

X0	Y0	X1	Y1	F(X==Y)

Составить схему контроля четности (рисунок 28) и по данным эксперимента заполнить таблицу истинности (таблица 19).

Таблица 19 – Таблица истинности для схемы контроля четности

X0	X1	X2	X3	P

Контрольные вопросы:

1. Что такое преобразователь кода?

2. Для чего применяется схема сравнения кодов?

3. Для чего применяется схема контроля четности (нечетности)?

8 Построение и исследование последовательностных схем (практическая работа №8)

Цель работы: построение и исследование последовательностных схем на основе логических элементов И-НЕ, ИЛИ-НЕ, исследование RS-триггера, D-триггера, JK-триггера, Т-триггера, их взаимные преобразования.

8.1 Теоретические сведения

В последовательностных схемах (ПС) выходные сигналы зависят не только от комбинаций входных, но и от значений самих выходных сигналов в предшествующий момент времени. Простейшей ПС является триггер.

Триггером называют последовательностную схему с положительной обратной связью и двумя устойчивыми состояниями 0 и 1 (то есть триггер обладает свойством памяти). В общем случае триггер может иметь асинхронные входы предварительной установки, тактовый или синхронизирующий и информационные входы. К основным типам триггеров относятся:

- триггер с раздельной установкой состояний (RS-триггер),

- триггер "защелка" (D - триггер),

- универсальный триггер (JK - триггер),

- триггер со счетным входом (T - триггер).

По способу записи информации триггеры подразделяются на асинхронные и синхронные или тактируемые, а по способу управления - на триггеры со статическим управлением (единичным или реже нулевым уровнем тактового сигнала) и триггеры с динамическим управлением (положительным - из 0 в 1, или отрицательным - из 1 в 0 фронтом тактового сигнала). В последнем случае говорят о триггерах с прямым или инверсным динамическим входом управления.

Асинхронный RS-триггер имеет два входа S(et) - установка и R(eset) - сброс и два выхода прямой - Q и инверсный - ~Q. Триггер переходит из текущего состояния X на выходе к состоянию 0, при подаче на вход S нуля и на вход R единицы, а при поступлении на вход S единицы и на вход R нуля триггер переходит к состоянию 1. При нулевых значениях, когда S=R=0 триггер должен сохранять старое значение. Комбинация сигналов S=R=1 не определена. В соответствии с описанием составим таблицу истинности (таблица 20).

Таблица 20 – Таблица истинности асинхронного RS-триггера

S	R	Q		Название режима
0	0			Хранение информации
0	1	0	1	Сброс информации
1	0	1	0	Установка «1»
1	1	-	-	Неопределенность

Рисунок 29 - Схема асинхронного RS-триггера и его условное обозначение

Если незадействованные входы элементов И-НЕ соединить вместе, получится синхронный RS-триггер со статическим управлением (синхронизируемый уровнем).

Рисунок 30 - Условное обозначение синхронного RS-триггера

При С=0 независимо от значений сигналов на входах S, R, выходы сохраняют старые значения, и триггер находится в режиме памяти. При C=1 он функционирует, как асинхронный RS-триггер. Триггеры со статическим управлением называют, также "прозрачными", т. к. при активном уровне синхросигнала C, информация с входов беспрепятственно проходит на выходы.

D-триггер имеет два входа: информационный вход D(аtа) и вход управления записью/запоминанием (защелкиванием) L(oad)/L(atch) - отсюда его второе имя : "защелка". Последний вход часто обозначают символом C(lock). Выходной сигнал Q принимает значение равное входному D при L = 1 и сохраняет предыдущее значение Q при L = 0.

Таблица 21 – Таблица состояний D - триггера

D	C	Q		Название режима
0	1	0	1	Установка в «0»
1	1	1	0	Установка в «1»
0	0	Q		Хранение информации
1	0	Q		Хранение информации

Рисунок 31 – Схема и условное обозначение D - триггера

Наиболее универсальным среди синхронных триггеров является JK-триггер. Триггер имеет два информационных входа J и К, тактовый вход С и два асинхронных входа установки и сброса.

Таблица 22 – Таблица состояний JK - триггера

J	K	Q
0	0	Q
1	0	1
0	1	0
1	1

Вторая, третья и четвертая строчки таблицы состояний идентичны соответствующим строчкам RS-триггера, если вход J уподобить входу S, а вход K - входу R. Отличие в том, что комбинация J = K = 1 определена и триггер в этом режиме приобретает очень полезное свойство: при поступлении каждого отрицательного сигнала на вход C, меняет значение сигнала на выходе. На рис.4 приведена схема и условное обозначение JK-триггера.

Рисунок 32 – Схема и условное обозначение JK - триггера

Если входы J, K и С объединить, получим схему Т-триггера. В нем используется только четвертая строка таблицы 22. Т-триггер также можно получить из D-триггера путем введения обратной связи с инверсного выхода на вход D. Условное обозначение Т-триггера приведено на рис.5.

Рисунок 33 – Условное обозначение Т - триггера

8.2 Указания по выполнению практической работы

Используя программу Electronic Workbench, составить и исследовать схему асинхронного RS-триггера на основе элементов ИЛИ-НЕ. Готовые микросхемы триггеров находятся в библиотеке Digital. Схемы привести в лабораторном отчете.

Составить и исследовать схему синхронного RS-триггера на основе логических элементов И-НЕ, составить таблицу истинности (таблица 23).

Таблица 23 – Таблица истинности для синхронного RS - триггера

R	S	C	Q

Составить схему D-триггера (рисунок 31) и исследовать его работу.

Составить схему JK-триггера (рисунок 32), заполнить таблицу истинности, описывая каждое состояние триггера (таблица 24).

Таблица 24 – Таблица истинности для JK - триггера

J	K	C	Q		Название режима

Из схемы JK-триггера (рисунок 32) получить схему Т-триггера, записать таблицу истинности.

Из схемы D-триггера (рисунок 31) получить схему Т-триггера, записать таблицу истинности.

Контрольные вопросы:

1. Что называется триггером?

2. Какова область применения триггеров?

3. Назовите основные виды триггеров и охарактеризуйте каждый из них.

9 Построение и исследование двоичных счетчиков (практическая работа №9)

Цель работы: построение и исследование схем двоичных счетчиков.

9.1 Теоретические сведения

Счетчик – последовательностная схема, преобразующая поступающие на вход импульсы в код Q, пропорциональный их количеству. Большинство счетчиков снабжено выходом переноса CR. Для двоичного и двоично-десятичного кода, как впрочем и для других систем счисления, справедливы следующие соотношения:

Q = (D + SUM(C)) mod M;

CR = (D + SUM(C)) \ M.

В этих формулах: Q - код на выходах счетчика, D - начальное значение, записанное в счетчик, SUM(C) - сумма импульсов, поступивших на вход в процессе счета, M - модуль счета или число различных состояний счетчика (число импульсов, поступивших на счетный вход, после которых счетчик возвращается в исходное состояние), CR - число импульсов переноса, возникающих при возврате счетчика в исходное состояние на одноименном выходе, mod - операция нахождения остатка при делении на M, \ - операция целочисленного деления. Если D = 0 и SUM(C) < M, то очевидно, что Q = SUM(C) и CR = 0. C приходом каждого M-ного импульса счетчик возвращается в исходное состояние. Пример: пусть D =17, SUM(C) = 9, M = 8, тогда Q = 26 mod 8 = 2, а CR = 3.

Счетчики выполняются на триггерах со счетным входом (Т-триггеры). По способу счета счетчики могут быть суммирующие, вычитающие и реверсивные, т. е. изменяющие направление счета. По способу переключения триггеров счетчики делятся на асинхронные и синхронные. В асинхронных счетчиках триггеры переключаются последовательно (асинхронно) от разряда к разряду, а в синхронных – одновременно. Один Т-триггер обеспечивает модуль счета М = 2, а n триггеров – М = 2^n. При суммировании импульсов необходимо формировать перенос из i-го в (i+1)-ый разряд по следующему правилу: перенос CR из i-го в (i+1)-ый разряд формируется, если во всех разрядах с i-го по 0-й записана максимальная для данной системы счисления цифра, при этом разряды младше (i+1)-го обнуляются.

9.2 Указания по выполнению практической работы

Необходимо с помощью счетного Т-триггера составить и исследовать схему четырехразрядного счетчика на сложение, вычитание.

Счетный Т-триггер можно получить из D-триггера, как показано на рисунке 34. Для исследования схем в качестве источника необходимо использовать генератор прямоугольных импульсов Function Generator, в качестве индикатора – Decoded Seven-Segment Display. При этом индикатор счетчика на сложение должен последовательно показывать числа от 0 до F, а индикатор счетчика на вычитание – от F до 0.

Рисунок 34 – Счетный Т - триггер

Контрольные вопросы:

1. Что называется счетчиком?

2. Какова область применения счетного Т – триггера?

10 Построение и исследование регистров (практическая работа №10)

Цель работы: построение и исследование схем регистров.

10.1 Теоретические сведения

Регистрами называются последовательностные схемы с различными комбинациями последовательного и параллельного способов записи и считывания информации. Информация поступает и хранится в регистре в виде n-разрядных двоичных чисел. Регистры выполняются на основе триггеров. Основными видами регистров являются параллельный и последовательный.

Регистры с параллельной записью называются, также регистрами памяти. Они могут быть построены на триггерах «защелках». На рисунке 35 приведена схема 8-ми разрядного регистра памяти с общим входом управления записью информацией и ее условное обозначение. Высокий уровень на входе C переписывает информацию с входа на выход (Qi=Di), а низкий уровень - защелкивает данные.

Рисунок 35 – Схема регистра памяти и его условное обозначение

Последовательные регистры или, как их еще называют, регистры сдвига (рисунок 36) выполняются на основе триггеров с динамическим синхровходом (справедливо для регистров с одним тактирующим сигналом).

Рисунок 36 – Схема регистра сдвига

В двухтактных можно использовать и прозрачные регистры - "защелки". Функция записи в n-разрядном регистре сдвига на D-триггерах задается в виде условий: D0=DS=x, Di=Q(i-1), где i=1,2,...,n-1. DS - вход для последовательной записи. С приходом очередного синхроимпульса C, сигнал с входа i-го триггера поступит на вход следующего (i+1)-го триггера. Однако на его выход эта информация не перепишется. На этом процесс сдвига данных на один разряд закончится до прихода следующего тактового сигнала. Каждый раз при C = 1 вся цепочка окажется прозрачной от входа DS до выхода Q7 и значение DS = x будет записано во все триггеры. В обозначениях регистров сдвига направление стрелки, указывающей сдвиг, условно. В разных справочниках, ее направление различно. Условно принимается, что сдвиг производится от младшего разряда к старшему.

Одно из применений регистров сдвига с параллельной загрузкой кода заключается в преобразовании параллельного формата данных в последовательный, передаче этих данных по однопроводной линии связи (вторая линия должна быть, как минимум "землей" или экраном) и в обратном преобразовании последовательной информации в параллельную.

10.2 Указания по выполнению практической работы

Составить и исследовать схему трехразрядного параллельного регистра на основе синхронных D-триггеров.

Составить и исследовать схему трехразрядного последовательного регистра на основе синхронных D-триггеров.

Контрольные вопросы:

1. Что называют регистрами?

2. Назовите основные виды регистров и охарактеризуйте каждый из них.

Список использованной литературы

1 и др. Вычислительные машины, системы и сети. – М.: Статистика, 1991. – 400 с.

2 Тынымбаев машины, системы, комплексы и сети. Учебник для ВУЗов. 2-ое издание. - Алматы.: Рауан, 1997. – 366 с.

3 Организация ЭВМ. - Спб.: Питер, 2003 – 848 с.

4 Архитектура компьютера. – Спб.: Питер, 2003 – 704 с.

5 Аппаратные средства IBM PC. – Спб.: Питер, 2002 – 928 с.