Опорний конспект лекцій з дисципліни “Проектування пристроїв на інтегральних схемах ” (стр. 4 )

где первое слагаемое отображает процесс переключения триггера, а вто­рое — параллельную загрузку.

Следующий разряд переключается только при условиях отсутствия сигнала загрузки и единичном состояний" триггера младшего разряда. При Q0 = О этот триггер сохраняет свое состояние. Для его выхода можно записать:

где первое слагаемое отображает переключение триггера, второе — сохране­ние его состояния при Qo = 0, третье — загрузку.

Продолжая аналогичные рассуждения, для последующих разрядов счетчика можно получить соотношения:

где первые слагаемые отображают процесс переключения разряда, послед­ние — параллельную загрузку, а промежуточные — сохранение состояния при отсутствии условий переключения.

Поскольку искомые функции содержат не более пяти конъюнкций, возможна их непосредственная реализация на микросхеме ХП4 (в этой микросхеме чис­ло элементов И на входах элементов ИЛИ составляет 7 или 8 для разных вы­ходов).

При проектировании устройств на основе ПЛМ и ПМЛ пользуются подсистемами автоматизации проектирования, т. к. ручная подготовка задачи, как правило, не­приемлемо громоздка. Для подсистемы автоматизированного проектирования подготовка данных проводится с использованием входного языка таблиц или сис­тем булевых уравнений, записанных в предусмотренной языком форме. Данные для программатора, пережигающего перемычки, получаются автоматически.

В подобных подсистемах имеются также режимы входного контроля ИС, про­веряющего целостность перемычек ИС до программирования; ввода данных с эталона, т. е. уже запрограммированной ИС, установленной в специальную со­единительную розетку; сравнения данных о программировании, находящихся в памяти подсистемы, с состоянием перемычек ИС и др.

Примеры зарубежных ПМЛ с усложненными макроячейками

PAL 22V10. В зарубежной схемотехнике ПМЛ получили широкое распро­странение. Примером может служить микросхема PAL 22V10 (буква V поя­вилась от слова Versatile — гибкий, подвижный). У этой микросхемы 10 вы­ходов, различающихся числом подключенных к ним конъюнкторов.

Разные выходы имеют от 8 до 16 конъюнкторов. Выходные величины выра­батываются не просто дизъюнкторами, а более сложными-схемами назы­ваемыми макроэлементами (макроячейками).

Схема макроэлемента PAL 22V10 содержит триггер типа D с цепями такти­рования, асинхронного сброса AR и синхронной установки SP[1] (рис. 8.18). Мультиплексор MUX «4— Г» работает на выходной буфер, мультиплексор MUX "2—1" передает сигналы обратной связи в матрицу И. Цепи с плавки­ми перемычками программируют мультиплексоры. На вход мультиплексора MUX "4—1" подаются прямой и инверсный сигналы от логической части ПМЛ, а также регистровый выход (с триггера) и его инверсия. Сигнал об­ратной связи можно взять с выхода ПМЛ или с выхода триггера. При уста­новке выходного буфера в третье состояние внешний вывод может быть ис­пользован как вход. Таким образом, любой из 10 программируемых выходов может быть либо входом, либо комбинационным или регистровым выходом при Н-активности или L-активности выходного сигнала.

Макроячейки, подобные макроэлементам микросхемы 22V10, имеются так­же в широко известных схемах типа GAL фирмы Lattice Semiconductor.

Пример более сложной структуры PLD

На рис. 8.19 показана структура БИС (матрица И и один из 12 макроэле­ментов, здесь термин "макроэлемент" равноценен термину "макроячейка"), интересная тем, что, будучи простой, сочетает в себе, тем не менее, не­сколько типичных для PLD приемов повышения функциональной гибкости: возможность разделения термов между соседними макроэлементами, программируемое полярности вырабатываемой логической функции (реали­зуемость F или F1), программируемое^ типа триггера (D или Т), возмож­ность выбора комбинационного или регистрового выхода, двунаправлен - ность внешнего вывода.

Единая матрица И имеет 32 входа для подачи входных переменных и два входа для подачи сигналов обратной связи с выхода мультиплексора и ис­пользования внешнего вывода макроячейки в качестве входа при установке выходного буфера в третье состояние.

Конъюнкторы, имеющие по 68 входов, вырабатывают термы, которые пода­ются на элементы ИЛИ (по четыре терма на каждый из двух элементов ИЛИ). Столбец из четырех программируемых мультиплексоров реализует разделяемость термов, позволяя данному макроэлементу не только исполь­зовать термы от своих конъюнкторов, но и получать термы от соседних макроэлементов (при программировании мультиплексоров 1 и 4 на передачу данных от верхних входов) или отдавать свои термы соседям с выходов четырехвходовых дизъюнкторов.

Окончательный набор термов формируется дизъюнктором, на входы кото­рого поступают выходные сигналы мультиплексоров столбца. Программиро­вание мультиплексора на передачу данных от нижнего входа исключает по­ступающие на него термы из формируемого набора.

Выработанная логическая функция передается в дальнейшие части макро­элемента через сумматор по модулю 2, на второй' вход которого при про­граммировании может быть подана логическая единица или логический нуль. В первом случае, проходя через элемент М2, функция инвертируется, во втором — не изменяется. Выход элемента М2 подключен к мультиплек­сору, информационные входы которого помечены буквами D и Т. Если этот мультиплексор запрограммирован на передачу сигнала от входа D, то триг­гер просто получает сиггіал и функционирует как триггер типа D. Если же мультиплексор запрограммирован на передачу сигнала от входа Т, то триг­гер через обычный элемент сложения по модулю 2 замкнут в петлю обрат­ной связи. При этом нулевое значение сигнала на верхнем входе обычного (не программируемого) элемента М2 обеспечивает передачу на вход триггера сигнала его текущего состояния Q, т. е. при поступлении тактового импуль­са состояние триггера сохранится. Единичное значение сигнала на верхнем входе элемента М2 приводит к сложению величины Q с единицей по моду­лю 2, т. е. к подаче на вход триггера через мультиплексор величины , что ведет к переключению триггера. Видно, что в этом случае триггер работает как синхронный триггер типа Т, причем роль сигнала Т играет сигнал на выходе программируемого элемента М2.

Мультиплексор, информационные входы которого помечены буквами R (от Registered) и С (от Combinatorial), осуществляет в зависимости от программи­рования выбор типа выхода макроэлемента — в виде запоминаемого сигнала Q от триггера или непосредственно комбинационной функции по линии С, идущей в обход триггера. Через буфер с тремя состояниями выход макро­элемента связан с контактной площадкой (внешним выводом). Если буфер находится в третьем состоянии, контакт может использоваться как входной, с которого сигнал поступает в матрицу И.

Для управления триггером можно выбрать с помощью мультиплексора со входами А и S либо синхронный вариант (т. е. тактирование общим синхро­сигналом всей микросхемы), либо асинхронный (т. е. с выработкой сигнала тактирования от отдельного терма, иначе говоря, разрешением принятия информации при появлении определенной комбинации входных сигналов матрицы И).

Микросхема реализована до КМОП технологии, ее сложность оценивается числом 1800 эквивалентных вентилей. Двенадцать макроэлементов за счет комбинирования своих термов с термами соседних макроэлементов позво­ляют получать логические функции от 4, 8, 12 либо 16 термов.

§ 8.3. Базовые матричные кристаллы (вентильные матрицы с масочным программированием)

Основные сведения

Первые образцы базовых матричных кристаллов (БМК) появились в 1975 г. как средство реализации нестандартных схем высокопроизводительной ЭВМ без применения микросхем малого и среднего уровней интеграции. Разработка БМК позволила выполнить и нетиповые части машины на БИС. Формулировку "позволила выполнить" в данном случае следует понимать с позиций экономических факторов. Технологически можно было реализовать любую схему по индивидуальному заказу в виде БИС, однако стоимость та­ких БИС была бы неприемлемо высока.

Стоимость проектирования БИС/СБИС велика и достигает десятков или даже сотен миллионов долларов. Ясно, что производство БИС/СБИС стано­вится рентабельным только при достаточно большом объеме их потребле­ния, чего нет при разработке нестандартных частей конкретных систем.

Хорошее решение было найдено на путях разработки БИС, функциониро­вание которых может быть приспособлено к решению той или иной задачи на заключительных этапах их производства. При этом полуфабрикаты про­изводятся в массовом количестве без ориентации на конкретного заказчика. Придание полуфабрикатам индивидуального характера лишь на заключи­тельных стадиях производства БИС/СБИС обходится значительно дешевле и требует значительно меньшего времени на проектирование. Такие БИС/СБИС называют полузаказными в отличие от полностью заказных.

Развитие полузаказных БИС/СБИС привело к появлению ряда их разно­видностей. Применительно к БМК это канальные, бесканальные и блочные архитектуры.

Прежде чем подробнее остановиться на рассмотрении перечисленных вариан­тов, уточним терминологию. Термин БМК характерен для литературы на рус­ском языке и поэтому используется здесь наиболее часто. В английской терми­нологии принят термин GA (Gate Array), чему соответствует русский термин — вентильная матрица. В силу тенденции к единообразию терминов "вентильная матрица" предпочтительнее и, видимо, со временем станет основным обозна­чением данного типа БИС/СБИС.

Основа БМК первого поколения — совокупность регулярно расположен­ных на кристалле базовых ячеек (БЯ), между которыми имеются свобод­ные зоны для создания соединений (каналы). Эта архитектура называется канальной. Базовые ячейки занимают внутреннюю область БМК, в которой они расположены по строкам и столбцам, и содержат группы нескоммути - рованных схемных компонентов (транзисторов, резисторов и др.). В пери­ферийной области кристалла размещены ячейки ввода/вывода, набор схемных компонентов которых ориентирован на реализацию связей БМК с внешними цепями.