Опорний конспект лекцій з дисципліни “Проектування пристроїв на інтегральних схемах ” (стр. 1 )

ВІДКРИТИЙ МІЖНАРОДНИЙ УНІВЕРСИТЕТ РОЗВИТКУ ЛЮДИНИ “УКРАЇНА”

ОПОРНИЙ КОНСПЕКТ лекцій

З дисципліни “Проектування пристроїв на інтегральних схемах ”

Освітньо – кваліфікаційний рівень: магістр

напрям: комп’ютерна інженерія

спеціальність: комп’ютерні системи та мережі

Київ 2011

Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы

§ 8.1. Вводные замечания

В цифровые системы входят как стандартные части, так и некоторые не­стандартные, специфичные для данного проекта. К стандартным частям от­носятся, например, процессор и память, которые не изготовляются для кон­кретной системы по специальному заказу. Стандартный процессор решает требуемую конкретную задачу, исполняя программу, отображающую реше­ние задачи как выполнение последовательности команд из присущего про­цессору фиксированного набора команд. Именно в программе, а не в струк­туре микропроцессора отражается конкретный характер решаемой задачи. Память также реализуется стандартными микросхемами — ее функции ос­таются принципиально теми же для разных систем.

Стандартные БИС/СБИС лидируют по уровню интеграции, т. к. высокая стоимость проектирования оптимизированных по плотности кристаллов, достигающая сотен миллионов долларов, оказывается в данном случае при­емлемой, поскольку раскладывается на большое число производимых мик­росхем.

Нестандартные схемы используются для управления блоками системы, обеспечения их взаимодействия и т. д. Реализация нестандартной части сис­темы исторически была связана с применением микросхем малого и сред­него уровней интеграции (МИС и СИС). Использование МИС и СИС со­провождается резким ростом числа корпусов ИС, усложнением монтажа, снижением надежности системы и ее быстродействия, повышением стоимо­сти. В то же время заказать для системы специализированные ИС высокого уровня интеграции затруднительно, т. к. это связано с очень большими за­тратами средств и времени на проектирование БИС/СБИС.

Возникшее противоречие нашло разрешение на путях разработки БИС/СБИС с программируемой и репрограммируемой структурой.

Первыми представителями указанного направления явились программируе­мые логические матрицы ПЛМ (PLA, Programmable Logic Array), программи­руемая матричная логика ПМЛ (PAL, Programmable, Array Logic) и базовые матричные кристаллы БМК, называемые также вентильными матрицами ВМ (GA, Gate Array).

Микросхемы типов PLA и PAL в английской терминологии объединяются термином SPLD, Simple Programmable Logic Devices (простые программи­руемые логические устройства) или, короче, PLD (Programmable Logic Devices).

Появление ПЛМ, ПМЛ и БМК ознаменовало собою начало важнейшего на­правления развития цифровой элементной базы. Разработка БИС/СБИС с программируемой и репрограммируемой структурой оказалась чрезвычайно перспективным направлением и привела к созданию новых эффективных средств создания цифровых устройств и систем, таких как CPLD (Complex PLD), FPGA (Field Programmable GA), SOPC (System On Programmable Chip).

§ 8.2. Программируемые логические матрицы и программируемая матричная логика (ПЛМ и ПМЛ)

Структура ПЛМ

Программируемые логические матрицы появились в середине 1970-х гг. Ос­новой их служат последовательно включенные программируемые матрицы элементов И и ИЛИ (рис. 8.1, а). В ПЛМ входят также блоки входных и вы­ходных буферных каскадов (БВх и БВых).

Заметим, что трактовка ПЛМ и ПМЛ как сочетания матриц И и ИЛИ обязана своим происхождением раннему этапу их развития. Позднее в структурах ПЛМ и ПМЛ стали встречаться матрицы других логических элементов, причем воз­никло несколько вариантов. Однако каноническое представление ПЛМ и ПМЛ в показанном на рис. 8.1 виде остается самым удобным, поскольку схемы, реа­лизованные в булевском базисе, наиболее наглядны и легко понимаются. Общность изложения при этом не страдает, т. к. в конечном счете функцио­нальные возможности разных схемных вариантов оказываются идентичными.

Входные буферы, если не выполняют более сложных действий, преобразуют однофазные входные сигналы в парафазные и формируют сигналы необхо­димой мощности для питания матрицы элементов И. Выходные буферы

обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с помощью сигнала ОЕ, а нередко выполняют и более сложные действия.

Основными параметрами ПЛМ являются число входов т, число термов £ и число выходов п.

Схема ПЛМ на вентильном уровне показана на рис. 8.1, б. Крестики в пере­сечениях горизонтальных и вертикальных линий обозначают программи­руемые точки связей (ПТС). В зависимости от характера применяемых эле­ментов связи возможны две ситуации с программированием ПТС. В первой ^запрограммированная ПЛМ имеет соединения во всех пересечениях, а при ее программировании часть соединений удаляется. Как видно из схемы, в этом случае в исходном состоянии все термы и функции независимо от входных переменных имеют нулевые значения. Во второй ситуации все со­единения отсутствуют, входные сигналы в схему не поступают, и значения термов и функций определяются внутренними цепями ПЛМ, как правило, они единичны. После программирования формируются необходимые термы, из которых и составляются требуемые функции.

Переменные х1—хm подаются через БВх на входы элементов И (конъюнк-торов), и в матрице И образуются l термов. Под термом здесь понимается конъюнкция, связывающая входные переменные, представленные в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов или, что то же самое, числу выходов матрицы И. Термы подаются далее на входы матрицы ИЛИ, т. е. на входы дизъюнкторов, формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций п.

Таким образом, ПЛМ реализует дизъюнктивную нормальную форму (ДНФ) воспроизводимых функций, т. е. представляет их в виде логической суммы логических произведений (это один из вариантов двухуровневой логики). ПЛМ способна реализовать систему п логических функций от т аргументов, содержащую не более £ термов.

Рис. 8.1. Базовая структура ПЛМ (а)

Воспроизводимые функции — комбинации из любого числа термов, форми­руемых матрицей И. Какие именно термы будут выработаны и какие ком­бинации этих термов составят выходные функции, определяется програм­мированием ПЛМ.

Схемотехника ПЛМ

Выпускаются ПЛМ на основе как биполярной, так и МОП-технологии. Во всех случаях в матрицах имеются системы горизонтальных и вертикальных линий, в узлах пересечения которых при программировании создаются или удаляются элементы связи.

На рис. 8.2, а в упрощенном виде (без буферных элементов) показана схе­мотехника биполярной ПЛМ (микросхемы К556РТ1) с программированием пережиганием перемычек. Показан фрагмент для воспроизведения системы функций

F1 = Х, Х2Х3\/Х2Хз\/ХіХ4 = t1Vt2Vt3;

F2 = Х1Х2Хэ\/Х1Х2Хз\/Х1Х2Х4\/Х2ХзХ4 = t1Vt4Vt5Vt6;

F3 = x1\/x1=t1t7

размерностью 4, 7, 3 (параметрами микросхемы К556РТ1 в целом являются 16, 48, 8).

Элементами связей в матрице И служат диоды, соединяющие горизонталь­ные и вертикальные шины, как показано на рис. 8.2, б, изображающем цепи выработки терма t1. Совместно с резистором и источником питания цепи выработки термов образуют обычные диодные схемы И. До программирова­ния все перемычки целы, и диоды связи размещены во всех узлах коорди­натной сетки. При любой комбинации аргументов на выходе будет ноль, т. к. на вход схемы И подаются одновременно прямые и инверсные значе­ния аргументов, а х = 0. При программировании в схеме оставляются только необходимые элементы связи, а ненужные устраняются пережигани­ем перемычек. В данном случае на вход конъюнктора поданы , и х3. Высокий уровень выходного напряжения (логическая единица) появится только при наличии высоких напряжений на всех входах, низкое напряже­ние хотя бы на одном входе фиксирует выходное напряжение на низком уровне, т. к. открывается диод этого входа. Поскольку в данном случае вы­полняется операция И, вырабатывается терм , х3.

Элементами связи в матрице ИЛИ служат транзисторы (рис. 8.2, в), вклю­ченные по схеме эмиттерного повторителя относительно линий термов и образующие схему ИЛИ относительно выхода (горизонтальной линии). На рис. 8.2, в показана выработка функции F1. Работа схемы ИЛИ, реализован­ной в виде параллельного соединения эмиттерных повторителей, была рас­смотрена ранее в § 1.2.

При изображении запрограммированных матриц наличие элементов связей (целые перемычки) отмечается точкой в соответствующем узле.

В схемах на МОП-транзисторах в обеих матрицах используют один и тот же тип ячейки, наиболее удобный для реализации в принятой схемотехнологии. Чаще всего это ячейки ИЛИ-НЕ. Соответственно этому меняются и опера­ции, реализуемые в первой и второй матрицах ПЛМ, а структура ПЛМ име­ет вид (рис. 8.3, а). Такая ПЛМ является последовательностью двух матриц ИЛИ-НЕ, одна из которых служит для выработки термов, другая — для вы­работки выходных функций.

Терм ti в данном случае равен:

На основании этих выражений можно заключить, что известная связь между операциями, выражаемая правилами де Моргана, говорит о фактическом сов­падении функциональное характеристик биполярной ПЛМ и ПЛМ на МОП - транзисторах: если на входы последней подавать аргументы, инвертирован­ные относительно аргументов биполярной ПЛМ, то на выходе получим ре­зультат, отличающийся от выхода биполярной ПЛМ только инверсией.