Триггер (стр. 8 )

Среди других особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (в типовых RISC-процессорах реализуются от 32 до 128 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.

Развитие архитектуры RISC в значительной степени определялось прогрессом в области создания оптимизирующих компиляторов. Именно современная техника компиляции позволяет эффективно использовать преимущества большего регистрового файла, конвейерной организации и большей скорости выполнения команд. Современные компиляторы используют также преимущества другой оптимизационной техники для повышения производительности, обычно применяемой в процессорах RISC: реализацию задержанных переходов и суперскалярной обработки, позволяющей в один и тот же момент времени выдавать на выполнение несколько команд.

Технология изготовления микросхем

В качестве активных элементов в полупроводниковых микросхемах используются униполярные (полевые) транзисторы со структурой “металл – диэлектрик – полупроводник” (МДП - или МОП-транзисторы) и биполярные транзисторы. В соответствии с этим все полупроводниковые микросхемы делятся на три основные вида: биполярные, униполярные (МДП или МОП) и биполярно-полевые.

Полупроводник структуры MOS (Metal-Oxide Semiconductor), или МОП ("металл-окисел-проводник") - транзистор униполярного типа, в общем случае, в отличие от биполярных транзисторов, обладает двумя электродами, по которым течет ток - истоком и стоком, плюс, регулирующим электродом-затвором. Тип канала затвора определяет разновидность типа транзистора: NMOS, или Negative Channel Metal-Oxide Semiconductor - МОП-транзистор, который включен, когда на затворе высокое напряжение и выключен, когда низкое; соответственно, PMOS, или Positive Channel Metal-Oxide Semiconductor (P-channel MOS) - транзистор с каналом p-типа, принцип действия противоположен транзистору n-типа. Различают также CMOS устройства - Complementary Metal-Oxide Semiconductor, или - комплиментарная структура металл-оксид-полупроводник, КМОП; используется как термин при описании технологии изготовления микросхем, характеризуется высокой плотностью размещения элементов и малым потреблением энергии.

Биполярный транзистор — это полупроводниковый прибор, содержащий два взаимодействующих n-p перехода, в отличие от полевого транзистора в переносе электрической энергии участвуют два типа носителей заряда (электроны и дырки).

1) УНИПОЛЯРНЫЕ ТЕХНОЛОГИИ (основа — MOSFET — Metal-Oxide-Semiconductor Field Effect Transistor, МОП полевой транзистор)

NMOS (n-channel MOS) PMOS (p-channel MOS) CMOS (Complementary MOS)

2) БИПОЛЯРНЫЕ ТЕХНОЛОГИИ

DT (Diode logic) – диодная логика. Технология построения цифровых схем на диодах и резисторах. DTL (Diode-transistor logic) – диодно-транзисторная логика. Это технология построения цифровых схем на основе биполярных транзисторов, диодов и резисторов. Своё название технология получила благодаря реализации логических функций с помощью диодных цепей, а усиления сигнала — с помощью транзистора. TTL (Transistor-transistor logic) – транзисторно-транзисторная логика. Технология построения цифровых схем на основе биполярных транзисторов и резисторов. Транзисторы используются как для выполнения логических функций, так и для усиления выходного сигнала. STTL (Schottky TTL) – транзисторно-транзисторная логика с использованием диода Шоттки, который имеет большую скорость переключения. ECL (Emitter coupled logic) – технология построения логических элементов в цифровых интегральных микросхемах на основе дифференциальных эмиттерных каскадов. ЭСЛ является самой быстродействующей из всех типов логики. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в режим насыщения или отсечки. IIL (Integrated injection logic) – интегрально-инжекционная логика. Работает быстрее TTL и потребляет меньше энергии. Wired logic – монтажная логика. Вид цифровой логической схемы, в которой некоторые логические функции реализованы путём непосредственного соединения вместе выходов одного или нескольких логических элементов. На основе монтажной логики легко реализовывать логические шины.

АЛУ

       На рис. изображена такая схема, которая называется арифметико-логичес­ким устройством, или АЛУ. Это устройство может вычислять одну из 4 следую­щих функций: А И В, А ИЛИ В, ~В и А+В. Выбор функции зависит от того, какие сигналы поступают на линии Fo и F1: 00,01,10 или 11.

В левом нижнем углу схемы находится двухразрядный декодер, который по­рождает сигналы включения для четырех операций. Выбор операции определяется сигналами управления F0 и F1 В зависимости от значений F0 и F1 выбирается одна из четырех линий разрешения, и тогда выходной сигнал выбранной функции проходит через последний вентиль ИЛИ. В верхнем левом углу схемы находится логическое устройство для вычисления А И В, А ИЛИ В и ~В, но по крайней мере один из этих результатов проходит через последний вентиль ИЛИ в зависимости от того, какую из разрешающих линий выбрал декодер. Так как ровно один из выходных сигналов декодера будет равен 1, то и запускаться будет ровно один из четырех вентилей И. Остальные три вентиля будут выдавать 0 независимо от значений А и В. АЛУ может выполнять не только логические и арифметические операции над А и В, но и делать их равными нулю, отрицая ENA (сигнал разрешения А) или ENB (сигнал разрешения В). Можно также получить ~А, установив INVA (инвер­сию А). При нормальных условиях и ENA, и ENB равны 1, чтобы разрешить поступление обоих входных сигналов, а сигнал INVA равен 0. В этом случае А и В просто поступают в логичес­кое устройство без изменений. В нижнем правом углу находится полный сумматор для подсчета суммы А и В и для осуществления переносов. Переносы необходимы, поскольку несколько та­ких схем могут быть соединены для выполнения операций над целыми словами. Одноразрядные схемы, подобные той, которая изображена на рис., называют­ся разрядными микропроцессорными секциями. Они позволяют разработчику сконструировать АЛУ любой желаемой ширины.

Счётчик команд

Для выполнения программы процессор по одной выбирает команды из памяти и выполняет определяемые ими действия. Команды выбираются из последователь­ных адресов памяти, пока не встретится команда перехода или ветвления. Для этого в счетчике команд, РС, отслеживается адрес очередной подлежащей выпол­нению команды. После выборки этой команды содержимое регистра РС обновля­ется, чтобы он указывал на следующую команду в памяти в порядке расположе­ния адресов. Команда ветвления может загрузить в РС другой адрес.

Регистр указателя команд (Instruction Pointer Register – IP), этот регистр содержит адрес следующей команды, которая будет выполнена и автоматически увеличивается на 1 после каждой выборки команды. Запись в этот регистр нового адреса приведет к переходу в следующем цикле программы по этому адресу. Считывание этого регистра не затронет ход выполнения прикладной программы. Регистр команд Kдsuregister(IR – Instruction Register)

        Еще одним важнейшим регистром процессора, связанным с выполнением ко­манд, является регистр команды, IR - регистр процессора, содержащий исполняемую в текущий момент команду.. Предположим, что каждая команда имеет длину 4 байта и хранится в одном слове памяти. Для ее выполнения процессор должен произвести следующие шаги.

1.  Выбрать из памяти слово, на которое указывает РС. Содержимое этого слова интерпретируется как команда и загружается в регистр IR.

2.  Если память адресуется побайтово, следует увеличить содержимое реги­стра РС на 4.

3.  Выполнить действия, определяемые командой, которая находится в IR.

Если команда занимает более одного слова, шаги 1 и 2 повторяются столько раз, сколько нужно для выборки всей команды. Эти два шага обычно называют фазой выборки, а шаг 3 составляет фазу выполнения.

Дешифратор команд

Kд sudekooder(Instruction Decoder)

Дешифратор команд - блок центрального процессора, выделяющий код операции и операнды команды, а затем вызывающий микропрограмму, исполняющую данную команду.

Управляющее устройство

Juhtautomaat(CU – Control Unit)

       Устройство управления служит для управления работой компьютерной системы в целом и работой центрального процессора (сопроцессора) в частности. Основная же его задача - дешифрация поступающих в процессор команд и формирование сигнала на выполнение тех или иных операций в арифметико-логическом устройстве. Устройство управления также ответственно за передачу данных в центральном процессоре, между процессором и памятью, процессором и устройствами ввода-вывода, за извлечение или посылку данных по адресной шине и т. п.

Информационны аналом

Operatsioonautomaat(Data Path)

Центральный процессор может быть разделен на раздел данных и раздел управления. Раздел данных, который также называют информационным каналом, содержит регистры и арифметико-логическое устройство. Информационный канал способен к выполнению определенных операций над элементами данных. Раздел управления в основном блок управления, который выпускает сигналы управления на информационный канал. Внутри центрального процессора, данные двигаются от одного регистра до другого и между арифметико-логическим устройством и регистрами. Внутренние движения данных выполнены через местные шины, которые могут нести данные, команды, и адреса. Внешне, данные двигаются от регистров до памяти и устройств ввода - вывода, часто посредством системной шины. Внутреннее движение данных среди регистров и между арифметико-логическим устройством и регистрами может быть выполнено, используя различные организации, включая одну шину, две шины, или организации с тремя шинами. Специализированные информационные каналы могут также использоваться между компонентами, которые передают данные между собой более часто.