предназначенное для передачи информации с информационного входа D на один из выходов. Выбор необходимого выхода осуществляется с помощью адресных входов Ai, число разрядов n которых определяет число выходов m демультиплексора: m=2n.
2.2.1. По таблице истинности 2, задающей закон функционирования демультиплексора, составить Булевы выражения в СДНФ.
2.2.2. По полученным выражениям начертить функциональную схему демультиплексора.
2.2.3. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре. Значение функций контролируются по светодиодам.
3. Содержание отчёта
1. Условные графические обозначения мультиплексора и демультиплексора.
2. Таблицы истинности мультиплексоров и демультиплексоров.
3. Булевы выражения, описывающие работу мультиплексора и демультиплексора.
4. Функциональные схемы мультиплексоров и демультиплексоров.
4. Контрольные вопросы.
1. Каково назначение мультиплексоров, демультиплексоров?
2. Реализуйте логические функции, заданные таблицами истинности [1], на базе 8-ми входового мультиплексора (без дополнительных логических элементов).
3. Синтезируйте демультиплексор на 8 выходов.
4. Постройте на базе мультиплексора 4→1 мультиплексор на 8 входов.
5. Постройте схему одноразрядного полного сумматора на основе двух мультиплексоров 4→1.
Лабораторная работа №4
Цель работы: Построение одноразрядных сумматоров и компараторов.
1. Приборы и оборудование.
Лабораторная работа выполняется на лабораторном стенде, описание которого приведено в лабораторной работе №1.
2. Пояснения и порядок выполнения работы.
2.1 Построить схему сумматора для сложения двух одноразрядных чисел a и b.
Сумматором называется комбинационное логическое устройство, предназначенное для выполнения операции арифметического сложения чисел, представленных в виде двоичных кодов.
Условное графическое обозначение одноразрядного сумматора приведено на рис. 1.
Одноразрядный сумматор имеет три входа: a – для подачи первого слагаемого; b – вход для подачи второго слагаемого; p0 – вход для подачи сигнала переноса из младших разрядов. И два выхода: S – выход, на котором фиксируется результат сложения a+b+ p0; p1 – выход, на котором фиксируется сигнал переноса в старший разряд. Такой сумматор называется полным. Логика работы полного сумматора сводится к сложению двух одноразрядных переменных a и b с учётом переноса из предыдущего разряда и формированию сигнала суммы S и переноса в старший разряд p1.
2.1.1. По таблице истинности 1, задающей закон функционирования дешифратора, составить булевы выражения в СДНФ.
2.1.2. Минимизировать булевы выражения.
2.1.3. По полученному выражению начертить функциональную схему одноразрядного сумматора.
Рис.1. Условное графическое обозначение полного одноразрядного сумматора.
Рис.2. Условное графическое обозначение одноразрядного компаратора.
Таблица 1 Таблица 2 | |||||||||
p0 | a | b | S | p1 | a | b | y2 | y1 | y0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
1 | 0 | 0 | 1 | 0 | |||||
1 | 0 | 1 | 0 | 1 | |||||
1 | 1 | 0 | 0 | 1 | |||||
1 | 1 | 1 | 1 | 1 |
2.1.4. Собрать схему на стенде и проверить её работоспособность. Значение входных переменных набираются на переключательном регистре. Значение функции контролируется с помощью светодиодов.
2.2. Построить компаратор для сравнения по величине двух одноразрядных чисел a и b.
Цифровым компаратором называется комбинационное устройство, предназначенное для сравнения чисел, представленных в виде двоичных кодов. Число входов компаратора определяется разрядностью сравниваемых кодов. На выходе компаратора обычно формируются три сигнала: у0 фиксирует равенство кодов (а = b); у1 фиксирует признак а > b; y2 фиксирует признак a < b. При этом активный сигнал 1 формируется только на одном из выходов. Условное графическое обозначение компаратора приведено на рис. 2.
2.2.1. По таблице истинности 2, задающей закон функционирования компаратора, составить булевы выражения в СДНФ.
2.2.2. По полученному выражению начертить функциональную схему одноразрядного компаратора.
2.2.3. Собрать схему на стенде и проверить её работоспособность. Значение входных переменных набираются на переключательном регистре. Значение функции контролируется по светодиодам.
2.3. Построить компаратор для сравнения двух двухразрядных чисел a1a0 и b1b0.
Для построения такого компаратора используется метод блочного конструирования, в котором за основу берётся схема одноразрядного компаратора.
2.3.1. Записать алгоритм сравнения.
2.3.2. Начертить функциональную схему двухразрядного компаратора.
2.3.3. Собрать схему на стенде и проверить её работоспособность.
3. Содержание отчёта.
1. Условные графические обозначения сумматора, компараторов.
2. Таблицы истинности сумматора, компараторов.
3. Минимизирующие карты Карно и Булевы выражения.
4. Функциональные схемы сумматора и компараторов.
4. Контрольные вопросы.
1. Построить на базе одноразрядного сумматора трёх-, четырёхразрядные сумматоры.
2. Как заменить операцию вычитания двоичных кодов операцией сложения.
3. Каким образом можно перевести сумматор в режим вычитания?
4. Начертить условное графическое обозначение сумматора, работающего в режиме вычитания, с использованием: а) обратного; б) дополнительного кодов. Показать на примере трёхразрядного сумматора.
5. Как на базе двоичного сумматора построить сумматор для сложения двоично-десятичных чисел?
6. Постройте схему одноразрядного полного сумматора на базе трёхразрядного дешифратора.
7. Каковы назначения и логическая схема компаратора?
8. Построить на базе трёхразрядного сумматора компаратор для сравнения двух двухразрядных чисел.
|
Из за большого объема этот материал размещен на нескольких страницах:
1 2 3 4 |
