Электронно — вычислительные машины (стр. 6 )

Принцип работы

Например, CS содержит значение 2CB5[0]H, в регистре IP хранится смещение 123H.

Адрес следующей инструкции, подлежащей исполнению, вычисляется путём суммирования адреса в CS (сегменте кода) со смещением в регистре IP:

2CB50H + 123H = 2CC73H

Таким образом, адрес следующей инструкции для исполнения равен 2CC73H.

При выполнении текущей инструкции процессор автоматически изменяет значение в регистре IP, в результате чего регистровая пара CS:IP всегда указывает на следующую подлежащую исполнению инструкцию.

EIP

  Начиная с процессора 80386 была введена 32-разрядная версия регистра-указателя — EIP (англ. Extended Instruction Pointer). В данном случае IP является младшей частью этого регистра (первые 16 разрядов). Принцип работы EIP в целом схож с работой регистра IP. Основная разница состоит в том, что в защищённом режиме, в отличие от реального режима, регистр CS является селектором (селектор указывает не на сам сегмент в памяти, а на дескриптор сегмента в таблице дескрипторов).

RIP

  В 64-разрядных процессорах используется свой регистр-указатель инструкций — RIP.

Младшей частью этого регистра является регистр EIP. На основе RIP в 64-разрядных процессорах введён новый метод адресации RIP-relative. В остальном работа RIP аналогична работе регистра EIP.

2.Компараторы кодов

  Одной из задач электронных управляющих систем является сравнение текущего значения контролируемой величины с некоторыми её допустимыми значениями (порогами). Обычно это верхние и нижние значения (уставки), в пределах которых может изменяться контролируемая величина. Значения уставок определяются конкретным технологическим процессом. Интервал между уставками обычно называется «зона допуска» или «трубка допуска». При выходе процесса из зоны допуска средства управления выдают соответствующие команды на исполнительные механизмы, возвращая процесс в зону допуска.

  Сравнение текущих значений измеряемых величин с порогами часто выполняется с помощью электронных устройств, называемых компараторами. Компаратор– это функциональный узел, имеющий два значения выходного сигнала – 0 и 1. При необходимости обработки множества сигналов от однотипных датчиков одним компаратором, используют мультиплексоры. В этом случае обработка сигналов от различных каналов на компараторе идёт последовательно во времени.

Различают компараторы аналоговых и дискретных сигналов. Ниже рассмотрены основные характеристики и принципы построения простейших компараторов обоих типов.

Основные характеристики компараторов

Аналоговые компараторы характеризуются:

порогом чувствительности; погрешностью сравнения; дрейфом нуля; быстродействием; перегрузочной способностью; входным сопротивлением; нагрузочной способностью; напряжением питания.

Цифровые компараторы характеризуются:

быстродействием (числом сравнений в секунду); числом разрядов; входным сопротивлением; нагрузочной способностью; напряжением питания.

Компараторы аналоговых сигналов

Аналоговый компаратор предназначен для сравнения величин двух аналоговых сигналов. В данном случае рассматриваются только наиболее распространённые в технике сигналы – сигналы постоянного тока. Если обозначить входной анализируемый сигнал Uвх, а опорный сигнал (порог сравнения)Uоп, то выходной сигнал компаратораUвых(представляющий собой логический сигнал, содержащий 1 бит информации) будет определяться по правилу:

Выходной сигнал компаратора обычно подается на входы логических устройств управления и поэтому должен быть согласован с ними по уровню и мощности. Таким образом, компаратор – это элемент перехода от аналоговых сигналов к цифровым. По сути дела компаратор является одноразрядным аналого-цифровым преобразователем.

Компараторы аналоговых сигналов проектируют либо на базе операционных усилителей (ОУ), либо на базе специальных интегральных схем компараторов. Упрощённое условное обозначение ОУ приведено на рис.11.8.

Рис. 11.8. Условное обозначение операционного усилителя

У операционного усилителя два входа: неинвертирующий, обозначенный знаком (+), и инвертирующий, обозначенный знаком (–). Если на неинвертирующий вход подать положительный возрастающий потенциал, то выходной потенциал также будет возрастать. Но если положительный возрастающий потенциал подать на инвертирующий вход, потенциал на выходе будет уменьшаться. Если одинаковый потенциал подать на оба входа, то потенциал на выходе не изменится. Следовательно, операционный усилитель реагирует на разность потенциалов между входами, т. е. он является дифференциальным усилителем.

  В компараторах используются ОУ без обратных связей. Они имеют очень высокий собственный коэффициент усиления (106– 107). Если напряжение на входе 1 хотя бы на несколько милливольт больше напряжения на входе 2 (U1 >U2), то на выходе ОУ напряжение принимает максимально возможное значение, несколько меньшее напряжения питания. Усилитель входит в насыщение.

Если U1 <U2, то потенциал на выходе тоже имеет максимальное значение, но другой полярности (при двуполярном питании ОУ). Следовательно, компаратор имеет релейную характеристику.

Разновидность компаратора – «нуль–орган»(НО), или детектор пересечения нуля. Его упрощённая структурная схема и характеристика приведены на рис.11.9. Следует помнить, что реальные схемы компараторов требуют подключения достаточно большёго количества вспомогательных элементов.

Выходное напряжение этого компаратора зависит от полярности входного сигнала, отличного от 0 (выполняется сравнение с 0). Диоды на входе защищают операционный усилитель от пробоя.

Рис. 11.10. Односторонний нуль–орган

Односторонний нуль-орган (рис. 11.10) выдает 0 или 1 в зависимости от величины входного сигнала одной полярности.

Компараторы цифровых сигналов

Сравнение кодированных сигналов осуществляется с помощью цифровых компараторов. Цифровые компараторы выполняют сравнение двух чисел, заданных в двоичном (двоично-десятичном) коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В(АиВ– независимые числа с равным количеством разрядов) либо определять вид неравенства:А<ВилиА>В. Результат сравнения отображается соответствующим логическим уровнем на выходе.

Цифровые компараторы широко применяются для выявления нужного числа (слова) в потоке цифровой информации, для отметки времени в часовых приборах, для выполнения условных переходов в вычислительных устройствах, реализации программно управляемых приоритетов в системах прерывания компьютеров и т. д.

Ниже приведены схемы одноразрядного (рис. 11.11) и двухразрядного компараторов (рис. 11.12).

Рис. 11.11. схема сравнения одноразрядных чисел

Рис. 11.12. схема определения неравенства двухразрядных чисел

Многоразрядные компараторы строятся на базе одноразрядных. Применяют два способа построения многоразрядных компараторов. При первом способе сравнение идет последовательно разряд за разрядом. При появлении неравенства в каком-либо из разрядов, сравнение прекращается и выдается результат сравнения. Если неравенство оказывается в последнем разряде, то должна быть выполнена операция сравнения для всех разрядов. Это занимает много времени.

Схема сравнения многоразрядных чисел по первому способу представлена на рис. 11.13. Более быстрый способ – сравнение во всех разрядах одновременно и анализ результатов поразрядного сравнения.

Рис. 11.13. Схема сравнения многоразрядных чисел

Нашей промышленностью выпускаются компараторы ТТЛ 555СП1, 531СП1, КМОП 561ИП2 и др. Компаратор 555СП1 – четырехразрядный, имеет 11 входов (рис. 11.14). Четыре пары входов принимают для анализа два четырехразрядных слова А0-А3 иВ0-В3. Три входа (A<В), (A=В), (A>В) нужны для создания схемы наращивания, т. е. увеличения емкости компаратора. Компаратор имеет три выхода результатов анализа:A>В, A<В, A=В.

Соотношения входных и выходных сигналов компаратора представлены в табл. 11.6. Шесть последних строк таблицы отражают режим наращивания каскадов, который может быть последовательным или параллельным. При последовательном наращивании выходы A> В, A<В, A=Вот схемы, анализирующей младшие разряды, следует присоединить к одноименным входам последующего каскада (рис. 11.15). Этим способом при двух компараторах СП1 можно сравнить два восьмиразрядных слова. Нетрудно подсчитать число каскадов для любой большей длины слова. Однако каждый последующий каскад увеличит общее время задержки распространения сигнала на 15 нс.

Рис. 11.14 Условное графическое обозначение микросхемы 555 СП1

Таблица 11.6

№ п. п.	Сравниваемые данные	Входы наращивания каскадов	Выходы
а3,b3	а2, b2	аb, b1	а0,b0	A>B	A<B	A=B	A>B	A<B	A=B
1	а3>b3	X	X	X	X	X	X	1	0	0
2	а3<b3	X	X	X	X	X	X	0	1	0
3	а3=b3	а2>b2	X	X	X	X	X	1	0	0
4	а3=b3	а2<b2	X	X	X	X	X	0	1	0
5	``	а2=b2	a1>b1	X	X	X	X	1	0	0
6	``	а2=b2	a1<b1	X	X	X	X	0	1	0
7	``	``	a1=b1	а0>b0	X	X	X	1	0	0
8	``	``	a1=b1	а0<b0	X	X	X	0	1	0
9	``	``	``	а0=b0	1	0	0	1	0	0
10	``	``	``	а0=b0	0	1	0	0	1	0
11	``	``	``	``	0	0	1	0	0	1
12	``	``	``	``	X	X	1	0	0	1
13	``	``	``	``	1	1	0	0	0	0
14	``	``	``	``	0	0	0	1	1	1