Система логических элементов (стр. 5 )

 

0 à 1 555 ТМ2

TM2 1531 ТМ2

2 – D триггера.

tус = 3 T tр - время предустановки данных. tр = T; fmax = 1 /4T; fраб = 1 /5Т; Данная схема имеет самое высокое быстродействие.

 

tp

 

D

 

C

 

Q

 

tуст

СЧЕТНЫЕ ТРИГГЕРЫ (Т - триггеры).

При подаче активного сигнала меняют свое состояние на противоположное.

	Если в качестве Т – триггера взять Т – триггер со статическим управлением, схема будет иметь ограничение на длительность импульса управляемого сигнала.

 

T

D C

 

T <= tu <= 2T; T + tуст. тр <= tu <= 2(T+ tu) Более удобно использовать триггер с динамическим управлением.

 

tu

 

С

Q

D C

t3 = T + tуст. тр

Функцию задержки будет выполнять 1-ая

ступень. Время подаваемого импульса

неограниченно.

C = 1 для первой ступени; С = 0 для второй ступени (установка) tu - неограниченно большая.

 

tu

 

С

Q

S C R

t уст. II

Qn = C Qn-1V C10 Qn-1

 

 

‘1’

C

‘1’

JK – триггер.

JK – триггер не имеет запрещенных комбинаций.

 

&

Для выкл. возможного функционирования

S C R

J эл. J и K имеют логику по “ И ”.

 

C

&

K

 

ЗА ОСНОВУ ВЗЯТА СХЕМА.

&

&

&

&

ΔJ

Q

C

&

&

&

&

&K Q'

 

Задержки аналогично. RS – триггер с запрещенными связями.

J R C Qn-1 Q 1 0 Z X 1 0 1 Z X 0 0 0 Z X Qn-1 1 1 Z X Qn-1

 

JK – триггер устройство универсальное (RS триггер + Т триггер).

Уравнение функционирования JK – триггера.

 

Qn = ( J Qn-1 + K Qn-1 ) C10 + C Qn-1

Регистры.

Регистрами называют устройства, выполняющие функцию сверхоперативной памяти.

Назначение: хранение информации, часто используется для выполнения преобразования данных (сдвиги, логические операции), преобразование из параллельного кода и наоборот.

Различают

·  последоватеельные,

·  параллельные,

·  универсальные.

Параллельные хранят код в параллельном виде.

Последовательные (сдвиги) принимают код в последовательном или параллельном, регистр. сдвиг может быть как в прямом так и в обратном направлении.

Регистры, сдвигающие в обоих направлениях – реверсивные.

Универсальные зависят от сложности, частично или полностью соединяют возможности параллельных и последовательных регистров. Настройка на тот или иной режим производится по управляемым входам.

ПАРАЛЛЕЛЬНЫЙ РЕГИСТР.

Представляет собой n независимых триггеров, связанных по цепям управления (чаще всего используется D – триггер.)

 

DD Q0

 

D1 Q1

- усилитель, который обеспечивает единичный эквивалент нагрузки по входу схемы.

 

DN QN

C

D C

E

D1 Q0

- усилитель, который обеспечивает единичный эквивалент нагрузки по входу схемы.

 

E

D2 Q1

 

E

Dn QN

C

E

	Усложненная логика J и K упрощает построение безвентильных счетчиков.

 

 

 

 

 

I'н

 

Iн

 

Uкэ