Память с электрическим стиранием — Еерrом и флэш-память (стр. 2 )

На рис. 5.31-5.33 приведено расположение выводов распространенных микросхем флэш-памяти (основной вариант цоколевки). Многие микросхемы имеют два варианта цоколевки для корпусов поверхностного монтажа — основной и зеркальный (реверсный). Это позволяет существенно упростить разводку печатных проводников (серпантином) при объединении большого количеств микросхем в массивы флэш-памяти.

Интерфейс микросхем флэш-памяти хорошо сочетается со стандартными сигналами, используемыми в микропроцессорных системах. Внутренние циклы стирания, записи и верификации выполняются автономно от шинных циклов вешнего интерфейса, что является существенным преимуществом перед микросхемами ЕРRОМ и ЕЕРRОМ. В режиме чтения они полностью совместимы ЕРRОМ, совпадая с ними и по расположению основных выводов.

Назначение сигналов микросхем флэш-памяти приведено в табл. 5.32, микросхемы разных изготовителей и моделей могут иметь не все из приведенных управляющих сигналов.

Таблица 5.32. Назначение сигналов микросхем флэш-памяти

Сигнал	Назначение
CE#	Chip Enable - разрешение доступа. Низкий уровень разрешает обращение к микросхеме, высокий уровень переводит микросхему в режим пониженного потребления. Доступ к микросхеме, имеющей два входа (СЕ1# и СЕ2#), возможен при низком уровне на обоих входах
OE#	Output Enable - разрешение выходных буферов. Низкий уровень при низком уровне СЕ# разрешает чтение данных из микросхемы. Подача высокого (12В) напряжения во время подачи команды стирания или программирования позволяет модифицировать и Boot-блок (этот метод используется редко, поскольку требует не-ТТЛ сигнала)
WE#	Write Enable - разрешение записи. Низкий уровень при низком уровне СЕ# разрешает запись и переводит выходные буферы в высокоимпедансное состояние независимо от сигнала ОЕ#. Временные диаграммы шинного цикла записи аналогичны обычной статической памяти, что позволяет подключать флэш-память непосредственно к системной шине процессора. Допустимы оба способа управления — как с помощью сигнала WE# на фоне низкого уровня СЕ#, так и наоборот. Минимальная длительность импульса записи совпадает со временем доступа
DQx	Data Input/Output- двунаправленные линии шины данных. Время доступа при чтении отсчитывается от установки действительного адреса или сигнала СЕ# (в зависимости от того, что происходит позднее). Фиксация данных при записи происходит по положительному перепаду WE# или СЕ# в зависимости от того, что произойдет раньше
BYTE#	Управляющий сигнал для выбора режима обращения к микросхемам с 8/16-битной организацией. Они имеют два 8-битных банка и их ячейки памяти адресуются 16-битными словами. Низкий уровень сигнала BYTE# задает восьмибитный режим обмена по линиям DQ[0:7], при этом линия DQ15/A-1 становится самой младшей линией адреса, Ц - переключающей банки, а линии DQ[8:14] переходят в высокоимпедансное состояние
Ax	Address- входные линии шины адреса. Линия А9 допускает подачу высокого (12 В) напряжения (как и EPROM) для чтения кода производителя (А0=0) и устройства (А0=1), при этом на остальные адресные линии подается логический «0»
RP# (PWD#)	Reset/Power Down, раньше обозначаются PWD# (PowerDown). Низкий уровень сбрасывает регистр команд и переводит микросхемы в режим «глубокого сна» (Deep Powerdown) с минимальным (доли микроампера) потреблением питания. Перевод сигнала в высокий логический уровень «пробуждает» микросхему (примерно за 0,3-0,8 мкс), после чего она переходит в режим чтения данных. Подача высокого (12В) напряжения разрешает программирование даже защищенного Boot-блока
WP#	Write Protect — защита записи. При низком уровне WP# модификация Boot-блока или других блоков с установленным битом защиты возможна только при наличии высокого (12 В) напряжения на входе RP#. При высоком уровне защита блоков игнорируется
RY/BY#	Ready/Busy# — сигнал готовности (высокий уровень) микросхемы к очередной операции программирования или стирания. Низкий уровень указывает на занятость управляющего автомата (WSM) выполнением операции стирания или программирования. Выход обычно не управляется сигналами ОЕ# и СЕ#. В микросхемах 28F016SA и старше выход имеет тип «открытый коллектор», запираемый по команде, и программируемое назначение
3/5#	Сигнал, переключающий режим работы микросхемы в зависимости от питающего напряжения, введен для оптимизации быстродействия или потребления

Флэш-память Intel

Первые микросхемы флэш-памяти были предложены фирмой Intel в 1988 году и с тех пор претерпели существенные изменения по архитектуре, интерфейсу и напряжению питания. По организации массива различают микросхемы:

-  Bulk Erase — стирание возможно только для всего объема.

-  Boot Block — массив разделен на несколько блоков разного размера, стираемых независимо. Один из блоков имеет дополнительные аппаратные средства защиты от стирания и записи.

-  Flash File — массив разделен на несколько равноправных независимо стираемых блоков обычно одинакового размера, что позволяет их называть микросхемами с симметричной архитектурой SA (Symmetrical Architecture).

Флэш-память первого поколения

Микросхемы первого поколения (28F256, 28F512, 28F010, 28F020) имеют однобайтную организацию (32К, 64К, 128К и 256Кх8) и представляют собой единый массив памяти, стираемой целиком (bulk erase) и программируемой побайтно. Время доступа указывается в конце обозначения (например, 28FOIO-G5) и лежит в диапазоне 65200 нс. Микросхемы первых выпусков (1990 г.) имели гарантированное число циклов стирания-программирования, современные -

Наличие внутреннего регистра команд и управляющего автомата WSM (Write State Machine) позволяет реализовать специфические функции, связанные с модификацией содержимого. Стирание и программирование памяти возможны только при подаче на вход Vpp напряжения 12 В по командам, записываемым во внутренний регистр в тинном цикле записи по сигналу WE^.

Выполнение команд инициируется записью их кодов во внутренний регистр, не имеющий конкретного адреса. Команды для флэш-памяти первого поколения приведены в табл. 5.33.

Таблица 5.33. Команды микросхем флэш-памяти Intel первого поколений

Команда	Число циклон типы	Парный цикл шины	Второй (третий) цикл типы
R/W	Адрес	Данные	R/W	Адрес	Данные
Read Memory	1	W	X	00h	-	-	-
Read ID	3	W	X	90h	R	0(1)	М Id (1), Id)
Set-up Erase/ Erase	2	W	X	20h	W	X	20h
Erase Verify	2	W	EA	A0h	R X	X	EVD
Set-up Program/ Program	2	W	X	40h	W	PA	PD
Program Verify	2	W	X	C0h	R X	X	PVD
Reset	2	W	X	FFh	W X	X	FFh

Здесь X обозначает несущественный адрес, M_Id и D_Id — идентификаторы производителя и устройства, ЕА — адрес ячейки, в которой контролируется стирание, EVD — данные, считанные при верификации стирания (должны быть FFh), РА и PD— адрес и данные программируемой ячейки, PVD — данные, считанные при верификации программирования.

В шинном цикле записи адрес (если он требуется для данной команды) фиксируется по спаду сигнала WE#, фиксация данных выполнения команды происходит по фронту WE#. Назначение команд:

-  Read Memory — команда чтения данных, переводящая микросхему в режим чтения, совместимый по интерфейсу с EPROM.

-  Read ID — команда чтения идентификаторов. В последующих шинных циклах чтения по адресу 0 считывается M_ld (Manufacturer Identifier — идентификатор производителя, 89h), по адресу 1 — D_ld (Device Identifier — идентификатор устройства, для микросхем 28F256, 28F512, 28F010, 28F020 это B9h, B8h, B4h и BDh соответственно). Из этого режима микросхема выходит по записи любой другой действительной команды. Идентификаторы можно читать и с помощью подачи высокого напряжения на А9 (как и для EPROM).

-  Set-up Erase/Erase — подготовка и собственно стирание. Внутренний цикл стирания начинается по подъему сигнала WE# во втором шинном цикле и завершается по последующему шинному циклу записи или по внутреннему таймеру (Stop Timer).

-  Последующей командой обычно является верификация стирания. Два шинных цикла записи, необходимые для выполнения команды, снижают вероятность случайного стирания и позволяют отказаться от выполнения стирания посылкой команды Reset. Наличие внутреннего таймера позволяет не заботиться о точной выдержке времени для стирания, необходимо только выдержать минимальный интервал (около 10 мс). Перед стиранием все биты микросхемы должны быть предварительно запрограммированы в нули.

-  Erase Verify — верификация стирания. Отличается от обычного считывания** тем, что проверяемая ячейка ставится в более жесткие условия считывания для повышения достоверности контроля стирания. Между шинными циклами команды верификации должна быть пауза не менее 6 мкс.

-  Алгоритм быстрого стирания (Quick-Erase) предусматривает предварительное обнуление всех ячеек (командами программирования) и выполнение команды стирания, сопровождаемой верификацией. Команды верификации последовательно выполняются для каждой ячейки микросхемы. Если результат считывания отличается от FFh, производится повторное стирание (длительностью 10 мс) и последующая верификация может начинаться с первой ранее не стертой ячейки. Если количество повторов стирания превышает 3000, фиксируется ошибка стирания и микросхема признается негодной. Алгоритм позволяет выполнить полное стирание микросхемы менее чем за секунду.

-  Set-up Program/Program — подготовка и собственно программирование. Команда выполняется аналогично стиранию, но во втором шинном цикле передается адрес и данные программируемой ячейки, а последующая выдержка должна составлять не менее 10 мкс.

-  Program Verify — верификация программирования (аналогично верификации стирания), обычно следующая после команды программирования. Между шинными циклами команды верификации должна быть пауза не менее 6 мкс. Алгоритм быстрого программирования (Quick-Pulse Programming) предусматривает формирование внутреннего цикута программирования длительностью 10 мкс с последующей верификацией. В случае несовпадения результата выполняется повторное программирование (до 25 раз для каждой ячейки), а если и это не помогает — фиксируется отказ микросхемы.

-  Reset — команда сброса, прерывающая команду программирования или стирания. Эта команда не меняет содержимое памяти, после нее требуется подача другой действительной команды.

По включении питания внутренний регистр команд обнуляется, что соответствует команде чтения, и микросхема работает, как обычная микросхема PROM или EPROM. Это позволяет устанавливать микросхемы флэш-памяти вместо EPROM аналогичной емкости. При подаче на вход Vpp низкого напряжения (0-6,5 В) стирание и программирование невозможны, и микросхема ведет себя, как обычная EPROM.

Флэш-память второго поколения

Ячейки микросхем второго поколения группируются в блоки, допускающие независимое стирание. Длительная операция стирания одного блока может прерываться для выполнения считывания данных других блоков, что значительно повышает гибкость и производительность устройства. Они имеют более сложный внутренний управляющий автомат и регистр состояния, что позволяет разгрузить внешний процессор и программу от забот по отслеживанию длительности операции программирования и стирания, а также упростить эти процедуры. По способу разбиения на блоки, ориентированному на различные области применения, различают микросхемы Boot Block и Flash File.

Микросхемы Boot Block имеют однобайтную (28FO01/002/004/008) или переключаемую разрядность 8/16 бит (28F200/400/800) и состоят из нескольких блоков разного размера. Один из блоков имеет дополнительные аппаратные средства защиты от модификации и предназначается для хранения жизненно важных данных, не изменяемых при запланированных модификациях остальных областей. Эти микросхемы специально предназначены для хранения системного программного обеспечения (BIOS), а привилегированный блок (Boot Block) хранит минимальный загрузчик, позволяющий загрузить (например, с дискеты) и выполнить утилиту программирования основного блока флэш-памяти. В обозначении этих микросхем присутствует суффикс Т (Тор) или В (Bottom), определяющий положение Boot-блока либо в старших, либо в младших адресах соответственно. Первые предназначены для процессоров, стартующих со старших адресов (в том числе, х86, Pentium), вторые — для стартующих с нулевого адреса, хотя возможны и противоположные варианты использования, если некоторые биты шины адреса перед микросхемой памяти инвертируются.

Микросхема 28F001BX-T (28F001BN-T), часто применяемая для хранения флэш-BIOS в PC, имеет время доступа 70-150 нс, гарантированное число циклов стирания-программирования и содержит:

-  основной блок (Main Block) объемом 112 Кбайт (00000h-1BFFFh);

-  два блока параметров (Parameter Block) объемом по 4 Кбайт (1C000h-: 1CFFFh и 1D000h-lDFFFh);

-  загрузочный блок (Boot Block) объемом 8 Кбайт (1E000h-IFFFFh), стирание и программирование которого возможны лишь при особых условиях.

Основной блок и блоки параметров по защите равноправны; выделение небольших блоков параметров позволяет в них хранить часто сменяемую информацию, например ESCD системы Plug and Play.

В отличие от микросхем первого поколения, в шинном цикле записи и адрес и данные фиксируются по положительному перепаду WE#. Низкий уровень дополнительного управляющего сигнала RP^ (в первых версиях обозначался как, PWD#) предназначен для перевода микросхемы в режим с минимальным потреблением. В этом режиме модификация содержимого памяти невозможна. Соединение этого вывода в нормальном режиме (когда не требуется перезапись, Boot-блока) с системным сигналом RESETS предохраняет микросхему от выполнения ложных команд, которые могут появиться в процессе подачи питания. Внутренние операции стирания и программирования выполняются после подсылки соответствующих кодов во внутренний регистр команд (см. табл. 5.34). Отработка операций внутренним управляющим автоматом отображается соответствующими битами регистра состояния SR (Status Register), по значению которых внешняя программа может получить информацию о результате выполнения и возможности посылки следующих команд. Команды микросхем

Таблица 5.34. Команды микросхем флэш-памяти Intel второго поколения

Команда	Число циклов шины	Первый цикл шины	Второй (третий) цикл шины
R/W	Адрес	Данные	R/W	Адрес	Данные
Read Array/Reset	1	W	X	FFh	-	-	-
Read ID	3	W	X	90h	R	0 (1)	M_Id (D_Id)
Read Status Register	2	W	X	70h	R	X	SRD
Read Status Register	1	W	X	50h	-	-	-
Erase Setup/Erase Confirm	2	W	BA	20h	W	BA	D0h
Erase Suspend/Erase Resume	2	W	X	B0h	W	X	D0h
Program Setup/Program	2	W	PA	40h	W	PA	PD
Alternate Program Setup/Program*	2	W	PA	10h	W	PA	PD

Здесь Х обозначает несущественный адрес, M_Id и D_Id - идентификаторы производителя и устройства - данные, считанные из регистра состояния, РА и PD - адрес и данные программируемой ячейки, BA — адрес блока.