Память с электрическим стиранием — Еерrом и флэш-память (стр. 3 )

Альтернативный код команды программирования; доступен для микросхем емкостью 2, 4 и 8 Мбит.

Назначение команд:

-  Read Array/Reset - чтения массива памяти (перевод в режим, совместимый с EPROM) и прерывание операций стирания и программирования.

-  Read ID — чтение идентификаторов производителя и устройства.

-  Read Status Register — чтение регистра состояния.

-  Clear Status Register — сброс регистра состояния.

-  Erase Setup/Erase Confirm — подготовка и стирание блока. В отличие от микросхем первого поколения, все внутренние операции, необходимые для стирания (обнуление ячеек блока, стирание и верификация), выполняются автоматически. По получении команды в регистре состояния устанавливается признак занятости (SR.7-0) и любая шинная операция чтения микросхемы будет передавать данные этого регистра. Внешняя программа, периодически опрашивая регистр состояния, дожидается окончания выполнения стирания (когда SR.7-1). Результат стирания определяется по значению бит 3, 4, 5 (их нулевое значение соответствует успешному выполнению операции).

-  Erase Suspend/Erase Resume — приостановка/продолжение стирания. Операцию стирания блока (как самую длительную) можно приостановить для чтения данных из других блоков. После выполнения команды Erase Suspend (код BOh) необходимо дождаться признака приостановки стирания (SR.6--1), после чего, подав команду Read Array, можно считывать данные другого блока. По окончании считывания подается команда Erase Resume (код DOh), которая продолжает процесс стирания и снова переводит микросхему в режим чтения регистра состояния.

-  Program Setup/Program — подготовка и программирование ячейки. Эта команда выполняется аналогично подготовке и выполнению стирания, по не может быть приостановлена. Команда выполняет сразу и программирование и верификацию.

Команды стирания блока и программирования можно подавать, только когда управляющий автомат свободен (бит SR.7 = 1). Во время этих операций микросхема следит за уровнем напряжения Vpp, и если оно понижается до порога vpplk, этот факт регистрируется в регистре состояния и операция прерывается. Также операция прерывается при понижении напряжения питания Vcc до 2,5 В. При считывании регистра состояния его мгновенное значение фиксируется по спаду сигнала СЕ^ или ОЕ^ (самого позднего из них в шинном цикле считывания). Назначение бит регистра состояния (SR):

- SR.7 — WSMS (Write State Machine Status) — состояние управляющего автомата:

0 — Busy (занят операцией стирания или программирования),

1 — Ready (свободен).

- SR.6 — ESS (Erase Suspend Status) — состояние операции стирания:

0 — стирание завершено или выполняется,

1 — стирание приостановлено.

- SR.5 — ES (Erase Status) — результат стирания блока:

0 — блок стерт успешно,

1 — ошибка стирания.

- SR.4 — PS (Program Status) — результат программирования байта:

0 — байт записан успешно,

1 — ошибка записи.

- SR.3 — VPPS (VPP Status) - состояние VPP во время программирования или стирания:

0 — напряжение было в норме,

1 - зафиксировано понижение напряжения, и операция прервана.

- SR[2:0] — зарезервированы.

Программирование и стирание Boot-блока отличаются от операций с другими блоками тем, что для них требуется подача высокого потенциала VНН (не ТТЛ, а+12 В) на вход PWD# перед выдачей команды стирания или программирования удержание его до успешного завершения операции. Альтернативный способ - подача такого же потенциала, но на вход ОЕ^ на время пар шинных циклов записи команд стирания или программирования. Попытка программирования Boot-блока без выполнения этих условий не удается, а в регистре состояния одновременно устанавливаются единичные значения бит ES и PS, что индицирует попытку модификации защищенного блока.

Микросхемы Flash-file организованы в виде набора одинаковых блоков, равноправных по защите (SA — Symmetrical Architecture). Защита от модификации для 28F008SA может осуществляться только для всей микросхемы подачей низкого напряжения на вход Vpp. По интерфейсу и командам микросхемы совпадают с микросхемами Boot Block (исключая специфику Boot-блока).

Микросхемы 28F016SA имеют существенные изменения архитектуры, значительно повышающие производительность программирования (до 28,6 Мбайт/с в пакетном режиме) и обеспечивающие поблочную защиту. Микросхема имеет два буфера данных для записи по 256 Кбайт. Флэш-память организована как 132 блока по 64 Кбайт, допускающих однобайтное или двухбайтное обращение. С каждым блоком связан собственный 8-битный регистр состояния блока BSRx (Block Status Register). Адреса регистров смещены относительно начального адреса блока на 2 или 1 для режимов обращения х8 или х16 соответственно. На значение бит BSR:

BSR.7 = BS (Block Status) — состояние блока:

1 = готов,

0 = занят.

BSR.6 = BLS (Block-Lock Status) — состояние защиты блока:

1 = программирование и стирание запрещены,

0 = блок не защищен.

BSR.5 = BOS (Block Operation Status) — состояние операции с блоком:

1 = операция завершена безуспешно;

0 = операция успешно завершена или выполняется.

BSR.4= BOAS (Block Operation Abort Status) — состояние отмены операции с блоком:

1 = операция отменена,

0 = не отменялась.

BSR.3 =QS (Queue Status) — состояние очереди:

1 = очередь заполнена,

0 = доступна.

BSR.2 =VPPS (Vpp Status) - состояние Vpp:

1 - обнаружен низкий уровень, операция прервана,

0 = Vpp в норме.

BSR[1:0] — зарезервированы.

Глобальный регистр состояния GSR (Global Status Register) несет информацию о состоянии микросхемы в целом. К GSR можно обращаться по адресу, смещенному относительно начального адреса любого блока на 4 или 2 для режимов обращения х8 или х16 соответственно. Назначение бит GSR:

GSR. 7 = WSMS (Write State Machine Status) — состояние автомата записи (и завершенности внутренних операций):

1 = занят,

0 = свободен.

GSR.6=OSS (Operation Suspend Status) — состояние приостанова операции:

1 = операция приостановлена,

0 = операция выполняется или завершена.

GSR. 5 = DOS (Device Operation Status) — состояние операции (копирует бит' регистра состояния текущего блока):

1 = операция завершена безуспешно,

0 = операция успешно завершена или выполняется.

GSR.4 = DSS (Device Sleep Status) — состояние ожидания:

1 = ожидание (Sleep),

0 = нормальный режим.

GSR.3 = QS (Queue Status) — состояние очереди:

1 = очередь заполнена,

0 = доступна.

GSR.2 = PBAS (Page Buffer Available Status) — состояние буферов записи:

1 = есть свободный буфер,

0 = нет свободного буфера.

GSR.1 = PBS (Page Buffer Status) — состояние выбранного буфера записи:

1 = выбранный буфер свободен,

0 = занят операцией с WSM.

GSR.0 = PBSS (Page Buffer Select Status) - номер выбранного буфера:

1 = выбран буфер 1,

0 = выбран буфер 0.

Для сохранения программной совместимости имеется безадресный регистр CSR (Compatible Status Register), полностью совпадающий с регистром состояния 28F008SA и микросхем с архитектурой Boot Block. Все команды этих микросхем доступны, и введены новые команды (табл. 5.35), обеспечивающих расширение функций. К дополнительным возможностям относятся:

-  Буферированное страничное программирование. Кроме обычного побайтного или двухбайтного программирования, возможно быстрое заполнение буфера шинными циклами записи. Далее переписывание его содержимого (всего или фрагмента) во флэш-память выполняется одной командой. Содержимое буфера может быть считано после подачи соответствующей команды.

-  Двухбайтное программирование при 8-битном использовании.

-  Поддержка очереди команд позволяет при наличии свободного места в очереди подавать последующие команды стирания или программирования, не дожидаясь освобождения WSM. Признак готовности WSM установится только после выполнения всех команд очереди.

-  Автоматическая запись из буфера во флэш-массив возможна во время стирания другого блока.

-  Программная защита позволяет для любого блока установить бит защиты в специальную энергонезависимую область. Запись и стирание защищенного блока может осуществляться только после снятия общей защиты записи по сигналу WP#. Сброс бита защиты блока осуществляется только при его успешном стирании или перезаписи.

-  Стирание всех незащищенных блоков может выполняться одной командой.

-  Программирование использования сигнала RY/BY#. Возможно разрешение отображения бита готовности глобального регистра состояния, подачи импульсного сигнала по завершении программирования или стирания (на выбор), а также запрет его формирования.

-  Перевод микросхемы в режим ожидания (Sleep) с пониженным потреблением. В этом режиме возможно считывание состояния и получение команд.

Таблица 5.35 Дополнительные команды микросхем 28F016SA

Команда	Первый цикл шины	Второй цикл шины	Третий цикл шины
R/W	Адрес	Данные	R/W	Адрес	Данные	R/W	Адрес	Данные
Read Extended Status Register (чтение дополнительных регистров)	W	X	xx71h	R	RA	GSRD BSRD	-	-	-
Page Buffer Swap (смена буфера)	W	X	xx72h	-	-	-	-	-	-
Read Page Buffer (чтение буфера)	W	X	xx75h	R	PBA	PBD	-	-	-
Single Load to Page Buffer (одиночная запись в буфере)	W	X	xx74h	W	PBA	PBD	-	-	-
Sequential Load to Page Buffer x8/x16 (последовательная запись в буфер)	W	X	xxE0h	W	X	BCL/ WCL	W	X	BCH/ WCH
Page Buffer Write to Flash x8/xl6 (перепись буфера в массив)	W	Х	xx0Ch	W	АО	ВС (L, H)/ WCL	W	X	BC (H, L) WCH
Two-Byte Write x8 (двухбайтное программирование в режиме х8)	W	Х	xxFBh	W	АО	WD(LH)	W	WA	WD(H, L)
Lock Block/Confirm (защита блока)	W	Х	xx77h	W	BA	xxD0h	-	-	-
Upload Status Bits/Confirm (выгрузка состояния блока в GSR)	W	Х	xx97h	W	X	xxD0h	-	-	-
Upload Device Information (выгрузка информации об устройстве)	W	Х	xx99h	W	X	xxD0h	-	-	-
Erase All Unlocked Blocks/ Confirm (стирание всех незащищенных блоков)	W	Х	ххA7h	W	X	xxD0h	-	-	-
RY/BY# Enable to Level-Mode (разрешение отображения GSR.7 потенциалом)	W	Х	xx96h	W	X	xx01h	-	-	-
RY/BY# Pulse-On-Write (импульс по окончании программирования)	W	Х	xx96h	W	X	xx02h	-	-	-
RY/BY# Pulse-On-Erase (импульс но окончании стирания)	W	Х	xx96h	W	X	xx03h	-	-	-
RY/BY# Disable (запрет сигнала RY/BY#)	W	Х	xx96h	W	X	xx04h	-	-	-
Sleep (режим ожидания)	W	Х	xxF0h	-	-	-	-	-	-
Abort (отмена операции)		Х	xx80h	-	-	-	-	-	-

Адрес: