Московский государственный институт электронной техники
Улучшение основной характеристики
при реализации арифметической операции
в аналого-цифровом вычислительном
устройстве
Предложена реализация арифметической операции в аналого-цифровом вычислительном устройстве. Результат реализации позволяет улучшить основную характеристику арифметической операции, такую как время выполнения, за счет уменьшения количества тактов в цикле выполнения операции.
Особенностью аналого-цифрового вычислительного устройства является непосредственное выполнение арифметических операций над операндами, представленными в смешанной (дискретной и аналоговой) форме [1, 2]. Арифметические операции, реализуемые арифметическим устройством, имеют заданные формы представления операндов и результата. Арифметическая операция аналого-цифрового вычислительного устройства может быть записана как:
, (1)
где точкой обозначена выполняемая операция, – формы представления операндов и результата операции.
По выражению (1) могут выполняться 20 возможных арифметических операций. При этом результатом прямой операции является величина, представленная в аналоговой форме. Результатом обратной операции является величина, представленная в цифровой форме. Время выполнения обратной операции в n раз больше времени выполнения прямой, где n – количество разрядов. Это зависит от тактов выполнения операции для n разрядов. Выполнение операции “обратного” типа, по сути, является аналого-цифровым преобразованием, и выполнение операции “прямого” типа является цифро-аналоговым преобразованием. Однако некоторые операции с результатом в аналоговой форме (прямого типа) выполняют в режиме аналого-цифрового преобразователя. Например 
, 
и 
операции выполняют в режиме аналого-цифрового преобразователя. Поэтому большинство арифметических операций выполняют в режиме аналого-цифрового преобразователя. Тогда появляется необходимость уменьшить время выполнения аналого-цифрового преобразователя. Поэтому предлагается уменьшить количество тактов выполнения операции при организации базовой арифметической обратной операции 
. При этом методика синтеза структуры арифметического устройства, реализующего операцию, заключается в выполнении следующего соотношения
,
где 
– матрица-столбец преобразуемого кода;
– весовая матрица-строка;
для двоичной системы счисления.
Тогда можно принять, что
, (2)
При этом результат операции получается через n тактов. Тогда предлагается модифицировать выражение (2) следующим образом:
, (3)
где 
(смещение) [3],
,
,
В выражении (3) результат операции может формироваться менее, чем за n тактов полного цикла выполнения. При этом если напряжения 
и 
, то выполнение арифметической операции может прекращаться.
Таким образом, предлагаемая реализация арифметической операции позволяет обеспечить существенный эффект, заключающийся в сокращении среднего времени выполнения.
Список литературы
1. Бажанов -цифровое вычислительное устройство: Проблемы и перспективы// Известия вузов. Электроника. М.-МИЭТ(ТУ), 1997.-N 3-4. C.
2. , , Кузнецов -цифровое вычислительное устройство. Патент РФ N 2 1998. Бюл. №35.
3. , , Шаталов вычислительных устройств и алгоритмов.- М., Машиностроение, 1976. С.
