Состав типового персональный компьютер (стр. 3 )

Шина	MCA	Расчёт Макс. Скор. ,Мбайт/с
Год выпуска	1987
Разрядность данных	32/64
Разрядность адреса	32	32 бит/8* 10 МГц= =16 Мбайт/с
Такт. Частота, МГц	10
Макс. Скор.,Мбайт/с	20/40
Макс. кол-во устр-в	16
Кол-во сигналов	178

Шина VLB

Шина	VLB	Расчёт Макс. Скор. ,Мбайт/с
Год выпуска	1987
Разрядность данных	32
Разрядность адреса	32	32 бит/8* 33 МГц= =132 Мбайт/с
Такт. Частота, МГц	<33
Макс. Скор.,Мбайт/с	130
Макс. кол-во устр-в	2-3
Кол-во сигналов	112

Шина PCI

Шина	PCI	Расчёт Макс. Скор. ,Мбайт/с
Год выпуска	1992
Разрядность данных	32/64
Разрядность адреса	32	32 бит/8* 33 МГц= =132 Мбайт/с ; 64 бит/8* 33 МГц= =264 Мбайт/с ; 64 бит/8* 66МГц=528 Мбайт/с
Такт. Частота, МГц	33,66
Макс. Скор.,Мбайт/с	132/264,520
Макс. кол-во устр-в	10
Кол-во сигналов	124/188

История PCI

В 1991 году Intel предлагает базовую версию (1.0) проекта стандарта шины PCI (Peripheral Component Interconnect — Соединение Периферийных Компонент). PCI призвана заменить ISA (а позже и ее не очень удачную и дорогую серверную расширенную модификацию EISA). Кроме значительно возросшей пропускной способности, новую шину характеризует возможность динамической конфигурации выделяемых присоединенным устройствам ресурсов (прерываний).

В 1993 году PCI Special Interest Group (PCISIG, Специальная Группа Интересов PCI, http://www. / — организация, взявшая на себя заботу о разработке и принятии различных стандартов имеющих отношение к PCI) публикует обновленную 2.0 ревизию стандарта ставшую основой для широкой экспансии PCI (и различных ее модификаций) в индустрии информационных технологий. В деятельности PCISIG принимают участие многие известные компании, включая родоначальника PCI — корпорацию Intel, подарившую индустрии множество долгоиграющих, исторически успешных стандартов. Итак, базовая версия PCI (IEEE P1386.1):

Тактовая частота шины 33 МГц, используется синхронная передача данных;

Пиковая пропускная способность 133 МБ в секунду;

Параллельная шина данных шириною 32-бита;

Адресное пространство 32-бита (4 ГБ);

Сигнальный уровень 3.3 или 5 вольт.

Позже появляются следующие ключевые модификации шины:

PCI 2.2 — допускается 64-бит ширина шины и/или тактовая частота 66 МГц, т. е. пиковая пропускная способность до 533 МБ/сек.;

PCI-X, 64-бит версия PCI 2.2 с увеличенной до 133 МГц частотой (пиковая пропускная полоса 1066 МБ/сек.);

PCI-X 266 (PCI-X DDR), DDR версия PCI-X (эффективная частота 266 МГц, реальная 133 МГц с передачей по обоим фронтам тактового сигнала, пиковая пропускная полоса 2.1 ГБ/сек);

PCI-X 533 (PCI-X QDR), QDR версия PCI-X (эффективная частота 533 МГц, пиковая пропускная полоса 4.3 ГБ/сек.);

Mini PCI — PCI с разъемом в стиле SO-DIMM, применяется преимущественно для миниатюрных сетевых, модемных и прочих карточек в ноутбуках;

Compact PCI — стандарт на форм фактор (модули вставляются с торца в шкаф с общей шиной на задней плоскости) и разъем, предназначенные в первую очередь для промышленных компьютеров и других критических применений;

Accelerated Graphics Port (AGP) — высокоскоростная версия PCI оптимизированная для графических ускорителей. Отсутствует арбитраж шины (т. е. допустимо только одно устройство, за исключением последней, 3.0 версии стандарта AGP, где устройств и слотов может быть два). Передачи в сторону ускорителя оптимизированы, есть набор специальных дополнительных возможностей специфических для графики. Впервые данная шина появилась вместе с первыми системными наборами для процессора Pentium II. Существует три базовых версии протокола AGP, дополнительная спецификация на питание (AGP Pro) и 4 скорости передачи данных — от 1х (266 МБ/сек) до 8х (2ГБ/сек), в том числе допустим сигнальные уровни 1.5, 1.0 и 0.8 вольт.

Упомянем также CARDBUS — 32 разрядную версию шины для PCMCIA карт, с горячим подключением и некоторыми дополнительными возможностями, тем не менее, имеющую много общего с базовой версией PCI.

Как мы видим, основное развитие шины PCI идет по следующим направлениям:

Создание специализированных модификаций (AGP);

Создание специализированных форм факторов (Mini PCI, Compact PCI, CARDBUS);

Увеличение разрядности;

Увеличение тактовой частоты и применение DDR/QDR схем передачи данных.

Все это вполне логично, учитывая огромный срок жизни подобного всеобщего стандарта. Причем, пункты 1 и 2 не ставят своей целью сохранение совместимости с базовыми PCI картами, а вот пункты 3 и 4 выполняются за счет увеличения оригинального PCI разъема, и допускают установку обычных 32х разрядных PCI карт. Справедливости ради, отметим, что в ходе эволюции шины случались и сознательные потери совместимости со старыми картами, даже для базового варианта разъема PCI — например, в спецификации 2.3 исчезло упоминание о поддержке 5 вольт сигнального уровня и питающего напряжения. В результате, серверные платы снабженные этой модификацией шины могут пострадать при установке в них старых, пятивольтовых карт, хотя, с точки зрения геометрии разъема, эти карты к ним подходят.

Однако, как и любая другая технология (например, архитектуры процессорных ядер), шинная технология имеет свои разумные границы масштабирования, при приближении к которым увеличение пропускной полосы дается все большей и большей ценою. Возросшая тактовая частота требует более дорогостоящей разводки и накладывает существенные ограничения на длину сигнальных линий, увеличение разрядности или использование DDR решений также влечет за собою множество проблем, которые в итоге банально выливаются в рост стоимости. И если в серверном сегменте, решения подобные PCI-X 266/533 еще будут некоторое время экономически оправданными, то в потребительских PC мы их не увидели, и не увидим. Почему? Очевидно, что в идеале пропускная способность шин должна расти синхронно с ростом производительности процессора, при этом цена реализации должна не только сохраняться прежней, но и в идеале снижаться. На данный момент это возможно только при использовании новой шинной технологии. О них мы сегодня и поговорим:

Эпоха последовательных шин

Преимущества последовательных шин и интерфейсов:

1. Выгодный перенос все большей части практической реализации шины на кремний, что облегчает отладку, повышает гибкость и сокращает время разработки;

2. Перспектива органично использовать в будущем иные носители сигнала, например оптические;

3. Экономия пространства (не бьющая по карману миниатюризация) и снижение сложности монтажа;

4. Проще реализовывать горячие подключения и динамическую конфигурацию в любом смысле;

5. Возможность выделять гарантированные и изохронные каналы;

6. Переход от разделяемых шин с арбитражем и непредсказуемыми прерываниями, неудобными для надежных/критических систем к более предсказуемым соединениям точка-точка;

7. Лучшая с точки зрения затрат и более гибкая с точки зрения топологии масштабируемость;

Семейство последовательных интерфейсов PCI Express

PCI Express Имя — PCI Express, на стадии проектирования была также известна как 3GIO ((Third Generation Input/Output Interconnection, 3GIO Ввод-вывод третьего поколения) или по кодовому имени рабочей группы и проекта «Arapahoe», причем оба названия (3GIO и PCI Express) являются зарегистрированными торговыми марками PCISIG;

· Дата рождения — 22 июля 2002 года — опубликована базовая спецификация протокола и сигнального уровня, а также базовая спецификация на форм-фактор и энергопотребление карт и разъемы;

· Фактически — совокупность независимых самостоятельных последовательных каналов передачи данных;

· Сигнальный уровень 0.8 вольт. Каждый канал состоит из двух дифференциальных сигнальных пар (необходимо только 4 контакта):

Интерфейс PCI Express (первоначальное название - 3GIO5) использует концепцию PCI, однако физическая их реализация кардинально отличается. На физическом уровне PCI Express представляет собой не шину, а некое подобие сетевого взаимодействия на основе последовательного протокола. Высокое быстродействие PCI Express позволяет отказаться от других системных интерфейсов (AGP, PCI), что дает возможность также отказаться от деления системного чипсета на северный и южный мосты в пользу единого контроллера PCI Express.

Одна из концептуальных особенностей интерфейса PCI Express, позволяющая существенно повысить производительность системы, - использование топологии "звезда". В топологии "шина" (рис. 14.5а) устройствам приходится разделять пропускную способность PCI между собой. При топологии "звезда" (рис. 14.5б) каждое устройство монопольно использует канал, связывающий его с концентратором (switch) PCI Express, не деля ни с кем пропускную способность этого канала.

Рис. 14.5.  Сравнение топологий PCI и PCI Express

Канал (link), связывающий устройство с концентратором PCI Express, представляет собой совокупность дуплексных последовательных (однобитных) линий связи, называемых полосами (lane). Дуплексный характер полос также контрастирует с архитектурой PCI, в которой шина данных - полудуплексная (в один момент времени передача выполняется только в определенном направлении). На электрическом уровне каждая полоса соответствует двум парам проводников с дифференциальным кодированием сигналов. Одна пара используется для приема, другая - для передачи. PCI Express первого поколения декларирует скорость передачи одной полосы 2,5 Гбит/с в каждом направлении. В будущем планируется увеличить скорость до 5 и 10 Гбит/с.

Канал может состоять из нескольких полос: одной (x1 link), двух (x2 link), четырех (x4 link), восьми (x8 link), шестнадцати (x16 link) или тридцати двух (x32 link). Все устройства должны поддерживать работу с однополосным каналом. Аналогично, различают слоты: x1, x2, x4, x8, x16, x32. Однако слот может быть "шире", чем подведенный к нему канал, т. е. на слот x16 фактически может быть выведен канал x8 link и т. п. Карта PCI Express должна физически подходить и корректно работать в слоте, который по размерам не меньше разъема на карте, т. е. карта x4 будет работать в слотах x4, x8, x16, даже если реально к ним подведен однополосный канал. Процедура согласования канала PCI Express обеспечивает выбор максимального количества полос, поддерживаемого обеими сторонами.

При передаче данных по многополосным каналам используется принцип чередования или "разборки данных" (data stripping): каждый последующий байт передается по другой полосе. В случае канала x2 это означает, что все четные байты передаются по одной полосе, а нечетные - по другой.

Как и большинство других высокоскоростных последовательных протоколов, PCI Express использует схему кодирования данных, встраивающую тактирующий сигнал в закодированные данные, т. е. обеспечивающую самосинхронизацию. Применяемый в PCI Express алгоритм 8B / 10B (8 бит в 10 бит) обеспечивает разбиение длинных последовательностей нулей или единиц так, чтобы приемная сторона не потеряла границы битов. С учетом кодирования 8B/10B пропускную способность однополосного канала PCI Express можно оценить, как 2500 Мбит/с / 10 бит/байт = 250 мегабайт/с (238 Мбайт/с).

PCI Express обеспечивает передачу управляющих сообщений, в том числе прерываний, по тем же линиям данных. Последовательный протокол не предусматривает блокирование, поэтому легко обеспечивается латентность, сопоставимая с PCI, где имеются выделенные линии для прерываний.

Пожалуй, наиболее перспективно и представляет существенный интерес семейство последовательных интерфейсов PCI Express, информация о базовом протоколе кото­рого появилась в июле 2002 года. PCI Express использует совокупность независимых последовательных каналов передачи данных. Поскольку при передаче используется помехозащищенное кодирование, каждый байт представляется 10 битами. Пропускная способность одного канала 200 Мбайт/с. Лицензированы 1-, 2-, 4-, 8-, 16- и 32-каналь-ные версии (до 16 Гбайт/с). В режиме дуплексной передачи все эти цифры пропускной способности удваиваются.

Простейшая системная топология с интерфейсом PCI Express показана на рис.

Рис. ХХХ. Простейшая системная топология с интерфейсом PCI Express

Следует отметить, что использование интерфейсов PCI Express возможно только при подключении шин PCI Express х 16 и х 32 к северному порту системного чипсета, а шин PCI Express х 1 к южному. У интерфейсов PCI Express в каждой линии два канала: прямой и обратный для обеспечения дуплексной передачи. В каждом канале — два подканала для передачи прямого и инверсного кодов для контроля достоверности информации

Характеристики шин семейства PCI

Версия	Разрядность шины, бит	Рабочая частота, МГц	Скорость передачи, Мбайт/с*
PCI 1.0	32	33	132
PCI 2.1	32	66	266
PCI 2.2	64	133	532
PCI X 1.0	64	133	1066
PCI X DDR	64	133	2100
PCI X QDR	64	133	4200
PCI Express x 1	8	2500	266
PCI Express x2	8, 2 линии	2500	532
PCI Express x4	8,4 линии	2500	1066
PCI Express x8	8,8 линий	2500	2132
PCI Express x 16	8,16 линий	2500	4200
PCI Express x32	8, 32 линии	2500	8400
PCI Express 2.0 x 1	8	5000	500

С