Опорный конспект по дисциплине «Схемотехника» (стр. 8 )

Цикл записи начинается так же, как и цикл чтения, по спаду сигнала RAS# после подачи адреса строки. Записываемые данные выставляются на шину данных одновременно с подачей адреса столбца, а сигнал разрешения записи WE# при этом переводится в нулевое состояние (известен и несколько иной цикл “задержанной” записи). По истечении времени, достаточного для записи данных в элементы памяти, сигналы данных, WE#, RAS# и CAS# снимаются, что говорит об окончании цикла записи.

Помимо названного параметра TRAC – времени доступа по отношению к сигналу RAS# (его значение для микросхем второй половины 90-х годов XX столетия составляло от 40 нс до 80 нс), - на диаграмме на рис.15 указаны еще несколько времен:

· TRCD – минимальное время задержки между подачей сигналов RAS# и CAS# (RAS-to-CAS Delay);

· TRAS и TCAS – длительности (активного уровня) сигналов RAS# и CAS#;

· TRC и TWC – длительности циклов чтения и записи соответственно;

· TRP и TCP – времена подзаряда строки и столбца соответственно (время подзаряда определяет минимальную задержку, необходимую перед подачей очередного сигнала RAS# или CAS# после снятия (подъема в “1”) текущего).

Значения времен TRC и TWC для памяти (90-х годов) составляли порядка 50 – 100 нс, так что на одно (полное) обращение уходило от 5 до 7 циклов системной шины в зависимости от ее частоты, особенностей используемого чипсета и, собственно, быстродействия памяти. Так, для системной шины с частотой 66 Мгц длительность цикла составляет порядка 15 нс, что для 5 – 7 циклов дает диапазон 75 – 100 нс, если же частота системной шины составляла 100 Мгц, то 5 циклов занимают 50 нс.

Подача адреса двумя частями удлиняет цикл обращения к памяти. Вместе с тем большинство обращений непосредственно к оперативной памяти производится по последовательным адресам.

Действительно, как отмечалось выше, до 90 и более процентов обращений процессора к памяти удовлетворяются кэш-памятью. Те обращения, которые не могут быть удовлетворены кэшем, вызывают обмен информацией между ОП и кэшем. При этом передачи выполняются блоками, по 32 байта (4 цикла по 8 байт, в процессорах Intel 486 это были строки по 16 байт – 4 цикла по 4 байта), расположенными в последовательных адресах и называемыми строками кэша (см. “Организация кэш памяти”). Обмен информацией между оперативной памятью и внешними устройствами обычно выполняется целыми блоками, что также предполагает обращения по последовательным адресам.

Поскольку адрес строки является старшей частью адреса, то для последовательных адресов памяти адрес строки одинаков (исключение составляет переход через границу строки). Это позволяет в (пакетном) цикле обращений по таким адресам задать адрес строки только для обращения по первому адресу, а для всех последующих задавать только адрес столбца. Такой способ получил название FPM (Fast Page Mode – быстрый страничный режим) и мог реализовываться обычными микросхемами памяти при поддержке контроллера памяти чипсета, обеспечивая сокращение времени обращения к памяти для всех циклов пакета, кроме первого. Получающаяся при этом временная диаграмма пакетного цикла чтения представлена на рис. 16.

Как видно из рисунка, цикл чтения первого слова пакета выполняется так же, как и одиночное обращение. Второй и последующие циклы чтения оказываются короче первого из-за отсутствия фазы подачи адреса строки, и их длительность определяется минимально допустимым периодом следования импульсов CAS# – TPC (Page CAS Time). Соотношение длительностей первого и последующих циклов при частоте системной шины может достигать 5 : 3, откуда и обозначение 5-3-3-3, используемое как характеристика памяти (и чипсета) и указывающее, что первый из циклов пакета занимает по времени 5 циклов системной шины, а последующие – по 3 цикла.

Длительность (низкого уровня) импульса CAS# определяется не только временем извлечения данных из памяти, но и временем удержания их на выходе микросхемы памяти. Последнее необходимо для фиксации прочитанных данных (контроллером памяти), так как данные присутствуют на выходе только до подъема сигнала CAS#. Поэтому следующей модификацией асинхронной динамической памяти стала память EDO (Extended Data Output – растянутый выход данных). В микросхеме EDO памяти на выходе был установлен буфер-защелка, фиксирующий данные после их извлечения из матрицы памяти при подъеме сигнала CAS# и удерживающий их на выходе до следующего его спада. Это позволило сократить длительность сигнала CAS# и соответственно цикла памяти, доведя пакетный цикл до соотношения с циклами системной шины 5-2-2-2 (т. е. сократить длительность второго и последующих циклов в 1,5 раза только за счет выходного регистра-буфера). Временная диаграмма для режима EDO показана на рис. 17, а сам этот режим иногда называют гиперстраничным (Hyper Page Mode).

Впоследствии появилась и еще одна (последняя) модификация асинхронной DRAM – BEDO (Burst EDO – пакетная EDO память), в которой не только адрес строки, но и адрес столбца подавался лишь в первом цикле пакета, а в последующих циклах адреса столбцов формировались с помощью внутреннего счетчика. Это позволило еще повысить производительность памяти и получить для пакетного цикла соотношение 5-1-1-1.

Однако у отечественных поставщиков этот тип памяти не получил широкого распространения, так как на смену асинхронной памяти пришла синхронная – SDRAM.

4 Схемотехника аналоговых электронных устройств

Выпускаемые промышленностью операционные усилители постоянно совершенствуются, параметры ОУ приближаются к идеальным. Однако улучшить все параметры одновременно технически невозможно или нецелесообразно из-за дороговизны полученного чипа. Для того, чтобы расширить область применения ОУ, выпускаются различные их типы, в каждом из которых один или несколько параметров являются выдающимися, а остальные на обычном уровне (или даже чуть хуже). Это оправдано, так как в зависимости от сферы применения от ОУ требуется высокое значение того или иного параметра, но не всех сразу. Отсюда вытекает классификация ОУ по областям применения.

· Индустриальный стандарт. Так называют широко применяемые, очень дешевые ОУ общего применения со средними характеристиками. Пример "классических" ОУ: с биполярным входом - LM324, с полевым входом - TL084.

· Прецизионные ОУ имеют очень малые напряжения смещения, применяются в точных измерительных схемах. Обычно ОУ на биполярных транзисторах по этому показателю несколько лучше, чем на полевых. Также от прецизионных ОУ требуется долговременная стабильность параметров. Исключительно малыми смещениями обладают стабилизированные прерыванием ОУ. Пример: AD707 с напряжением смещения 15 мкВ.

· С малым входным током (электрометрические) ОУ. Все ОУ, имеющие полевые транзисторы на входе, обладают малым входным током. Но среди них существуют специальные ОУ с исключительно малым входным током. Чтобы полностью реализовать их преимущества, при проектировании устройств с их использованием необходимо даже учитывать утечку тока по печатной плате. Пример: AD549 с входным током 6·10−14 А.

· Микромощные и программируемые ОУ потребляют малый ток на собственное питание. Такие ОУ не могут быть быстродействующими, так как малый потребляемый ток и высокое быстродействие — взаимоисключающие требования. Программируемыми называются ОУ, для которых все внутренние токи покоя можно задать с помощью внешнего тока, подаваемого на специальный вывод ОУ.

· Мощные (сильноточные) ОУ могут отдавать большой ток в нагрузку, то есть допустимое сопротивление нагрузки меньше стандартных 2 кОм, и может составлять до 50 Ом.

· Низковольтные ОУ работоспособны при напряжении питания 3 В и даже ниже. Как правило, они имеют rail-to-rail выход.

· Высоковольтные ОУ. Все напряжения для них (питания, синфазное входное, максимальное выходное) значительно больше, чем для ОУ широкого применения.

· Быстродействующие ОУ имеют высокую скорость нарастания и частоту единичного усиления. Такие ОУ не могут быть микромощными, и как правило выполнены на биполярных транзисторах.

· Малошумящие ОУ.

· Звуковые ОУ. Имеют минимально возможный коэффициент гармоник (THD).

· Специализированные ОУ. Обычно разработаны для конкретных задач (подключение фотодатчика, магнитной головки, и др.). Могут содержать в себе готовые цепи ООС или отдельные необходимые для этого прецизионные резисторы.

Возможны также комбинации данных категорий, например, прецизионный быстродействующий ОУ.

Использование ОУ как схемотехнического элемента гораздо проще и понятнее, чем оперирование отдельными элементами, его составляющими (транзисторов, резисторов и т. д.). При проектировании устройств на первом (приближённом) этапе операционные усилители можно считать идеальными. Далее для каждого ОУ определяются требования, которые накладывает на него схема, и подбирается ОУ, удовлетворяющий этим требованиям. Если получается, что требования к ОУ слишком жёсткие, то можно частично перепроектировать схему для обхода данной проблемы.

Компаратор - это сравнивающее устройство. Аналоговый компаратор предназначен для сравнения непрерывно изменяющихся сигналов. Входные аналоговые сигналы компаратора суть Uвх - анализируемый сигнал и Uоп - опорный сигнал сравнения, а выходной Uвых - дискретный или логический сигнал, содержащий 1 бит информации:

(1)

Выходной сигнал компаратора почти всегда действует на входы логических цепей и потому согласуется по уровню и мощности с их входами. Таким образом, компаратор - это элемент перехода от аналоговых к цифровым сигналам, поэтому его иногда называют однобитным аналого-цифровым преобразователем.

Неопределенность состояния выхода компаратора при нулевой разности входных сигналов нет необходимости уточнять, так как реальный компаратор всегда имеет либо конечный коэффициент усиления, либо петлю гистерезиса (рис. 1).

Рис. 1. Характеристики компараторов

Рис. 2. Процессы переключения компараторов

Чтобы выходной сигнал компаратора изменился на конечную величину |U1вых - U0вых| при бесконечно малом изменении входного сигнала, компаратор должен иметь бесконечно большой коэффициент усиления (эпюра 1 на рис. 2) при полном отсутствии шумов во входном сигнале. Такую характеристику можно имитировать двумя способами - или просто использовать усилитель с очень большим коэффициентом усиления, или ввести положительную обратную связь.

Рассмотрим первый путь. Как бы велико усиление не было, при Uвх близком к нулю характеристика будет иметь вид рис. 1а. Это приведет к двум неприятным последствиям. Прежде всего, при очень медленном изменении Uвх выходной сигнал также будет изменяться замедленно, что плохо отразится на работе последующих логических схем (эпюра 2 на рис. 2). Еще хуже то, что при таком медленном изменении Uвх около нуля выход компаратора может многократно с большой частотой менять свое состояние под действием помех (так называемый "дребезг", эпюра 3). Это приведет к ложным срабатываниям в логических элементах и к огромным динамическим потерям в силовых ключах. Для устранения этого явления обычно вводят положительную обратную связь, которая обеспечивает переходной характеристике компаратора гистерезис (рис. 1б). Наличие гистерезиса хотя и вызывает некоторую задержку в переключении компаратора (эпюра 4 на рис. 2), но существенно уменьшает или даже устраняет дребезг Uвых.

В качестве компаратора может быть использован операционный усилитель (ОУ) так, как это показано на рис. 3. Усилитель включен по схеме инвертирующего сумматора, однако, вместо резистора в цепи обратной связи включены параллельно стабилитрон VD1 и диод VD2.

Рис. 3. Схема компаратора на ОУ

Пусть R1 = R2. Если Uвх - Uоп > 0, то диод VD2 открыт и выходное напряжение схемы небольшое отрицательное, равное падению напряжения на открытом диоде. При Uвх - Uоп < 0 на стабилитроне установится напряжение, равное его напряжению стабилизации Uст. Это напряжение должно соответствовать единичному логическому уровню цифровых интегральных микросхем (ИМС), входы которых подключены к выходу компаратора. Таким образом, выход ОУ принимает два состояния, причем в обоих усилитель работает в линейном режиме. Многие типы ОУ не допускают сколько-нибудь существенное входное дифференциальное напряжение. Включение по схеме на рис. 3 обеспечивает работу ОУ в режиме компаратора практически с нулевыми дифференциальными и синфазными входными напряжениями. Недостатком данной схемы является относительно низкое быстродействие, обусловленное необходимостью частотной коррекции, так как ОУ работает в линейном режиме со 100%-ной обратной связью. Используя для построения компаратора обычные ОУ, трудно получить время переключения менее 1 мкс.

5 Аналого – цифровые и цифро – аналоговые преобразователи

ЦАП и АЦП применяются в измерительной технике (цифровые осциллографы, вольтметры, генераторы сигналов и т. д.), в бытовой аппаратуре (телевизоры, музыкальные центры, автомобильная электроника и т. д.), в компьютерной технике (ввод и вывод звука в компьютерах, видеомониторы, принтеры и т. д.), в медицинской технике, в радиолокационных устройствах, в телефонии и во многих других областях. Применение ЦАП и АЦП постоянно расширяется по мере перехода от аналоговых к цифровым устройствам.

В качестве ЦАП и АЦП обычно применяются специализированные микросхемы, выпускаемые многими отечественными и зарубежными фирмами.

Сразу же надо отметить, что для грамотного и профессионального использования микросхем ЦАП и АЦП совершенно не достаточно знания цифровой схемотехники. Эти микросхемы относятся к аналого-цифровым, поэтому они требуют также знания аналоговой схемотехники, существенно отличающейся от цифровой. Практическое применение ЦАП и АЦП требует расчета аналоговых цепей, учета многочисленных погрешностей преобразования (как статических, так и динамических), знания характеристик и особенностей аналоговых микросхем (в первую очередь, операционных усилителей) и многого другого, что далеко выходит за рамки этой книги. Существует обширная литература, специально посвященная именно вопросам применения ЦАП и АЦП. Поэтому в данной лекции мы не будем говорить о специфике выбора и принципах включения конкретных микросхем ЦАП и АЦП мы будем рассматривать только основные особенности методов соединения ЦАП и АЦП с цифровыми узлами. Нас будет в первую очередь интересовать организация цифровых узлов, предназначенных для соединения с ЦАП и АЦП.

Применение ЦАП

В общем случае микросхему ЦАП можно представить в виде блока (рис. 13.1), имеющего несколько цифровых входов и один аналоговый вход, а также аналоговый выход.

Рис. 13.1.  Микросхема ЦАП

На цифровые входы ЦАП подается n-разрядный код N, на аналоговый вход — опорное напряжение Uоп (другое распространенное обозначение — UREF). Выходным сигналом является напряжение Uвых (другое обозначение — UO) или ток Iвых (другое обозначение — IO). При этом выходной ток или выходное напряжение пропорциональны входному коду и опорному напряжению. Для некоторых микросхем опорное напряжение должно иметь строго заданный уровень, для других допускается менять его значение в широких пределах, в том числе и изменять его полярность (положительную на отрицательную и наоборот). ЦАП с большим диапазоном изменения опорного напряжения называется умножающим ЦАП, так как его можно легко использовать для умножения входного кода на любое опорное напряжение.

Кроме информационных сигналов, микросхемы ЦАП требуют также подключения одного или двух источников питания и общего провода. Обычно цифровые входы ЦАП обеспечивают совместимость со стандартными выходами микросхем ТТЛ.

Чаще всего в случае, если ЦАП имеет токовый выход, его выходной ток преобразуется в выходное напряжение с помощью внешнего операционного усилителя и встроенного в ЦАП резистора RОС, один из выводов которого выведен на внешний вывод микросхемы (рис. 13.2). Поэтому, если не оговорено иное, мы будем в дальнейшем считать, что выходной сигнал ЦАП — напряжение UO.

Рис. 13.2.  Преобразование выходного тока ЦАП в выходное напряжение

Суть преобразования входного цифрового кода в выходной аналоговый сигнал довольно проста. Она состоит в суммировании нескольких токов (по числу разрядов входного кода), каждый последующий из которых вдвое больше предыдущего. Для получения этих токов используются или транзисторные источники тока, или резистивные матрицы, коммутируемые транзисторными ключами.

В качестве примера на рис. 13.3 показано 4-разрядное (n = 4) цифро-аналоговое преобразование на основе резистивной матрицы R–2R и ключей (в реальности используются ключи на основе транзисторов). Правому положению ключа соответствует единица в данном разряде входного кода N (разряды D0…D3). Операционный усилитель может быть как встроенным (в случае ЦАП с выходом по напряжению), так и внешним (в случае ЦАП с выходом по току).

Рис. 13.3.  4-разрядное цифро-аналоговое преобразование

Первым (левым по рисунку) ключом коммутируется ток величиной UREF/2R, вторым ключом — ток UREF/4R, третьим — ток UREF/8R, четвертым — ток UREF/16R. То есть токи, коммутируемые соседними ключами, различаются вдвое, как и веса разрядов двоичного кода. Токи, коммутируемые всеми ключами, суммируются и преобразуются в выходное напряжение с помощью операционного усилителя с сопротивлением RОС=R в цепи отрицательной обратной связи.

При правом положении каждого ключа (единица в соответствующем разряде входного кода ЦАП) ток, коммутируемый этим ключом, поступает на суммирование. При левом положении ключа (нуль в соответствующем разряде входного кода ЦАП) ток, коммутируемый этим ключом, на суммирование не поступает.

Суммарный ток IO от всех ключей создает на выходе операционного усилителя напряжение UO=IO RОС=IOR. То есть вклад первого ключа (старшего разряда кода) в выходное напряжение составляет UREF/2, второго — UREF/4, третьего — UREF/8, четвертого — UREF/16. Таким образом, при входном коде N = 0000 выходное напряжение схемы будет нулевым, а при входном коде N = 1111 оно будет равно –15UREF/16.

В общем случае выходное напряжение ЦАП при RОС = R будет связано со входным кодом N и опорным напряжением UREF простой формулой

UВЫХ = –N • UREF 2-n

где n — количество разрядов входного кода. Знак минус получается из-за инверсии сигнала операционным усилителем. Эту связь можно проиллюстрировать также табл. 13.1.

Таблица 13.1. Преобразование ЦАП в однополярном режиме
Входной код N	Выходное напряжение UВЫХ
000…000	0
000…001	-2-n UREF
…	…
100…000	-2-1 UREF
…	…
111…111	-(1-2-n) UREF

Список литературы

Основная литература

1. Основы схемотехники: Сборник задач/ , , и др.; Под ред. . - М.: Финансы и статистика, 1997.

2. Основы схемотехники: Учебное пособие/ -Актобе:АГУ им. К.Жубанова,2005

3. Информатика. Учебник/ , , и др.; Под ред. . - М.: Финансы и статистика, 1997.

4. Ляхович к решению задач по основам информатики и вычислительной техники. - М.: Высш. шк., 1994.

Дополнительная литература

5. Информатика и программирование на ЭВМ. Задания к лаб. работам. -Алматы: КазГАСА, 1996.

6. Гриншкун компьютеризированного обучения на базе иерархических структур данных. - Алматы, 1996.

7. Аветисян основы информатики. - М.: 1997.

8. Громов информатики и вычислительной техники. - М/.1994,

9. Системы и средства информатики. - М.: Наука. -1993. Ю. Власов информатики. - М.: Наука, 1988.

10 .Системная информатика. - Новосибирск: Наука. Сиб. отд-ние. -19Аладьев информатики: Учеб. пособие. - М.: "Филинъ", 19Алтухов информатики и вычислительной техники. - М.: Высш. шк., 1992.