Разработка бортового модема для обмена данными fans в самолетов в-757/767 (стр. 7 )

Блок источника питания генерирует и контролирует напряжения питания +3.3VL, +2.5VL и +1.8VL. из входного напряжения +5V
Блок источника питания имеет:

Три преобразователя, которые генерируют очень низкое напряжение VLV (+3.3VL,+2.5VL и +1.8VL).

Блок последовательности, который управляет генерацией очень низких напряжений VLV, последовательный блок который генерирует следующие сигналы, управляющие запуском или запретом преобразований:

- управляющий сигнал FMPGOOD33V# преобразуется в +3.3VL;
- управляющий сигнал FMPGOOD25V# преобразуется в +2.5VL;
- управляющий сигнал FMPGOOD18V# преобразуется в +1.8VL.
Генерация +3.3VL должна начаться до генерации +2.5VL и +1.8VL
Напряжение +3.3VL питает динамическую память с произвольным доступом (SDRAM), электрически стираемую перепрограммируемую память (EPROM) (EEPROM) , память данных ARINC (NAND) , оперативную память (SRAM) Напряжение +2.5VL питает модуль процессора и модуль периферийных устройств Напряжение +1.8VL питает микропроцессор.

Блок резервного питания генерирует напряжение питания ОЗУ, необходимое для сохранения 2 Мегабайт оперативной памяти (SRAM) в течение 24 часов в случае сбоя основного питания.

Подбор элементов для принципиальной схемы

Каждый выходной вывод микропроцессора Pentium способен обеспечить ток 4,0 мА для сигналов низкого и 2,0 мА для сигналов высокого логического уровня. Это свидетельствует о повышении тока возбуждения по сравнению с током 2,0 мА на выходных выводах предыдущих микропроцессоров 8086, 8088 и 80286. Входной ток для каждого входного вывода процессора составляет 15 мкА, что представляет небольшую нагрузку для внешних цепей. В некоторых системах, кроме самых элементарных, такие значения токов требуют применения буферов на шинах микропроцессора. [14]

Вся память разрабатываемого блока делится на две части:

а) Встроенная память микропроцессора;

б) Внешняя память

Встроенная память делится на полупостоянную память (FLASH
EEPROM) и оперативную память (SDRAM).

Во FLASH-память кроме программы могут быть записаны постоянные данные, которые не изменяются во время функционирования микропроцессорной системы. Это различные константы, таблицы знакогенераторов, таблицы линеаризации датчиков и т. п. Достоинством технологии FLASH является высокая степень упаковки, а недостатком - то, что она не позволяет стирать отдельные ячейки. Поэтому всегда выполняется полная очистка всей памяти программ, а для процессора Pentium гарантируется, как минимум, 1 перезаписи FLASH-памяти.

EEPROM-блок электрически стираемой памяти процессора предназначен для хранения энергонезависимых данных, которые могут изменяться непосредственно на объекте. Это калибровочные коэффициенты, различные установки, конфигурационные параметры системы. EEPROM-память имеет меньшую по сравнению с FLASH емкость (до 4 Кбайт), но при этом допускает возможность побайтной перезаписи ячеек, которая может происходить как под управлением внешнего процессора, так и под управлением собственно AVR-микроконтроллера во время его работы по программе [16].

Оперативная память процессора представляет собой синхронное динамическое ОЗУ (SDRAM), синхронное динамическое ОЗУ, синхронная динамическая память. Отличается от обычной наличием специального логического блока и двухбанковой структурой. Все операции записи/чтения синхронизированы с основным тактовым сигналом.

Внешняя память состоит из 3 элементов:

а) Полу постоянная память EEPROM объемом 128к для хранения программы встроенного контроля;

б) Резервная оперативная память для кратковременного хранения данных в случае кратковременного сбоя питания системы 2М;

в) FLASH-память для хранения данных по работе с шиной ARINC-128к.

В качестве EPROM наиболее подходит микросхема АТ28С010 производства компании ATMEL. Назначение выводов микросхемы приведено на (рис.17).

Рис. 17. Память EPROM (АТ28С010).

Микросхема содержит 17-битный адрес и 8-битные данные. Микросхема рабо­тает в трех режимах: чтение, запись страницы, запись байта. Чтение происходит при подаче сигналов высокого уровня на выводы СЕ и ОЕ, и сигнала низкого уровня на вывод WE. Высокий уровень сигнала на выводе ОЕ переводит мик­росхему в режим записи байта информации, режим записи страницы аналоги­чен режиму записи байта, при этом на выводы А0-А6 подается номер записы­ваемого байта, а на выводы А7-А16 - записываемый байт. В качестве памяти для резервного хранения данных в случае сбоя системы подходит микросхема NANDO 1G-B. Назначение выводов микросхемы приведено на (рис. 18) и в таб­лице 1

Рис. 18. Память NANDO 1G-B

Таблица 1

ВЫВОД	НАЗНАЧЕНИЕ
1/00-7	Выводы для данных и адреса
AL	Вывод запоминания адреса
CL	Вывод запоминания команды
Е	Выбор микросхемы
R	Выбор режима чтения
RB	Режим готов/занят
W	Разрешение записи
PRL	Возможность чтения при включении микросхемы
vDD	Напряжение питания
Vss	Заземление
NC	Не подсоединен

В качестве FLASH-памяти для хранения данных по работе с шиной ARINC подходит микросхема SMD 5962-96902 с 17-ти разрядным адресом и 8 разряд­ными данными. Назначение выводов микросхемы приведено на (рис. 20) и в табл. 2.

АО	1	44	A17
А1	2	43	A16
А2	3	42	A15
A3	4	41	OE#
А4	5	40	UB#
CS#	6	39	LB#
I/OI	7	38	1/016
I/02	8	37	1/015
ЮЗ	9	36	1/014
1/04	10	36	1/013
Vcc	11	34	GND
GND	12	33	Vcc
I/05	13	32	1/012
I/06	14	31	1/011
1/07	15	30	1/010
I/08	16	29	I/09
WE#	17	28	NC
A5	18	27	A14
A6	19	26	A13
A7	20	25	A12
A8	21	24	A11
Ad	22	23	A10

Рис. 19. FLASH-память (SMD 5962-96902).

  Таблица 2

ВЫВОД	НАЗНАЧЕНИЕ
AO-17	Выводы шины адреса
LB#	Контроль старших битов (1-8)
UB#	Контроль младших битов (1-8)
1/01-16	Выводы шины данных
cs#	Выбор микросхемы
0E#	Возможность вывода данных
WE#	Разрешение записи
Vcc	Напряжение питания
GND	Заземление
NC	Не подсоединен

Базовым устройством для интерфейса ввода является совокупность буферных схем с тремя состояниями. Базовым устройством для интерфейса выво­да является совокупность регистров-защелок. Для организации интерфейса предлагается использовать микросхемы 74ALS374. Назначение выводов мик­

ОАЛ
ио 01	ГЛи РА1
02	РА2
03	РАЗ
D4	РА4
05	РА5
06 07	РА6
R0	РА7
WR	РВО
АО	РВ1
А1	РВ2
RESET	РВЗ
CS	РВ4
PBS
РВ6
РВ7
РСО
РС1
РС2
РСЗ
РС4
РС5
РС6
РС7

Рис. 20. Микросхема интерфейса 74ALS374.

Три порта ввода вывода (обозначенные А, В и С) программируются группами. К выводам группы А относятся выводы порта А (РА7-РАО) и старшей части порта С (РС7-С4), а к выводам группы В - выводы порта В (РВ7-РВО) и младшей части порта С (РСЗ-РСО). Выбор микросхемы 82С55 для операций программирования, считывания или записи осуществляется с помощью его вы вода CS. Выбор того или иного порта (регистра) выполняется посредством сигналов, подаваемых на выводы А1 и АО, которые определяют конкретный внутренний регистр для программирования или выполнения операций, В табл. 3 показано, каким образом осуществляется выбор порта ввода-вывода с помощью выводов А1 и АО.