Компьютерная схемотехника (стр. 11 )

Запись в регистр информации в параллельной форме осуществляется с входов D1...D4 при подаче тактового импульса на вход С1 и значении управляющего сигнала V=1. Устанавливая затем V=0 и подавая тактовые импульсы на вход С2, можно осуществлять сдвиг записанного кода. При этом с выхода Q4 снимается последовательный двоичный код.

Рассматриваемые регистры могут использоваться для сдвига информации как вправо, так и влево (как реверсивные). Для этого необходимо попарно соединить выводы Q4 и D3, Q3 и D2, Q2 и D1 (рисунок 9.49, в). Вход V в этом случае играет роль переключателя направления сдвига. При V=0 и поступлении сигналов синхронизации на вход С2 последовательный код подается на вход I и осуществляется сдвиг вправо. Если V=1, а последовательный код поступает на вход D4, то синхросигналами на входе С1 производится сдвиг кода влево.

Рисунок 9.49

Это ПЦУ, предназначенные для счета поступающих на их вход импульсов. В паузах между импульсами счетчик хранит в двоичном коде информацию о количестве уже поступивших импульсов. Максимальное число, которое может быть записано в счетчике, равно (2n-1), где n – число разрядов счетчика. Каждый разряд включает триггер. Наиболее просто счетчики строятся на триггерах со счетным входом (Т-триггерах).

Однако для их построения могут применяться не только триггеры со счетным входом, но также D - и JK-триггеры.

Основным параметром счетчика является модуль счета (коэффициент пересчета) Ксч, определяемый максимальным числом единичных сигналов, которое может быть посчитано. N-разрядный двоичный счетчик может находиться в состояниях 0, 1, 2,..., (2n-1). При поступлении на вход суммирующего счетчика 2n -й единицы он переходит из состояния (2n-1) в состояние 0. Следовательно, его модуль счета Ксч = 2n. Т. е. в зависимости от числа разрядов такой счетчик может посчитать 2, 4, 8, 16,... единиц и сформировать на выходе сигнал переноса. Через 2, 4, 8, 16... импульсов на входе, на выходе Q (или ) будет перепад из 1 в 0 или из 0 в 1, который сигнализирует о конце счета. Однако в ряде случаев требуется, чтобы коэффициент пересчета отличался от 2n. Широкое распространение получили, например, десятичные счетчики, для которых Ксч = 10. Такой счетчик после каждого 10-го импульса возвращается в исходное состояние, формируя при этом на выходе сигнал переноса. Количество разрядов n счетчика с произвольным коэффициентом пересчета определяется из условия

2n-1 < Ксч < 2n. (9.20)

Очевидно, что для Ксч = 10 требуемое число разрядов n = 4. Обычный двоичный четырехразрядный счетчик имеет 24 = 16 различных устойчивых состояний. Следовательно, для Ксч = 10 имеется N == 6 избыточных состояний, которые необходимо исключить.

Кроме значения модуля счета счетчики можно классифицировать еще по ряду признаков.

В зависимости от направления счета различают

суммирующие (с прямым счетом),

вычитающие (с обратным счетом),

("85") реверсивные (с прямым и обратным счетом)

счетчики.

По способу организации схемы переноса различают счетчики с

последовательным,

параллельным (сквозным),

параллельно-последовательным

переносом.

В зависимости от особенностей переключения отдельных триггеров счетчики делятся на:

асинхронные,

синхронные.

9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом

В качестве примера рассмотрим 3-х разрядный счетчик, выполненный на двухтактных Т-триггерах с дополнительным R-входом для установки исходного нулевого состояния (рисунок 9.50).

Рисунок 9.50

На рисунке 9.51 показаны временные диаграммы работы схемы.

Рисунок 9.51

Подачей единичного сигнала на вход УИС все триггеры устанавливаются в исходное нулевое состояние. Срезом каждого входного импульса переключается триггер младшего разряда Тг1. Срезом сигналов UQ1 переключается триггер второго разряда Тг2. Срез импульсов на выходе Q2 вызывает переключение триггера третьего разряда Тг3 (рисунок 9.51).

Анализируя временные диаграммы можно сделать ряд выводов:

1) частота импульсов на выходе каждого триггера вдвое меньше частоты импульсов на его входе. N-разрядный счетчик делит частоту входных импульсов в 2n раз. С наибольшей частотой, равной частоте входных импульсов, переключается входной триггер счетчика;

("86") 2) в момент, предшествующий переключению очередного триггера, все предыдущие разряды счетчика находятся в единичном состоянии;

3) восьмой импульс для трехразрядного счетчика (рисунок 9.51) является импульсом переполнения, которым все триггеры устанавливаются в нуль (счетчик “обнуляется”). Девятым импульсом счетчик вновь начинает заполняться;

4) максимальное число импульсов, которое может зафиксировать схема, равно (2n - 1). В нашем примере n = 3 и в счетчик можно записать 7 импульсов.

5) если использовать сигнал переноса, формируемый на выходе, то счетчик может посчитать 2n импульсов. Если n=3, то Ксч=23=8.

Работу счетчика отражает таблица 9.14.

Таблица 9.14

№ импульса	Q3	Q2	Q1
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

("87") Нетрудно заметить, что состояние триггеров (разрядов) представляет собой запись числа поступивших импульсов в двоичном коде.

В рассмотренном счетчике каждый последующий триггер переключается сигналом переноса, формируемым на выходе предыдущего разряда, поэтому схема называется счетчиком с последовательным переносом. Переключение отдельных триггеров происходит последовательно друг за другом (не одновременно, асинхронно), поэтому такой счетчик называется асинхронным.

9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом

Счетчик, работающий на вычитание, строится аналогично суммирующему, рассмотренному выше. Отличие состоит лишь в том, что на счетный вход триггера i-го разряда (i = 1, 2, 3,...(n-1), где n-число разрядов счетчика) подается сигнал с инверсного выхода предыдущего разряда, т. е. (рисунок 9.52).

Рисунок 9.52

Т-триггеры, на которых выполнена рассматриваемая схема, переключаются перепадом сигнала из 1 в 0 на входе. Это значит, что переключение триггера i-го разряда будет происходить при срезе импульса , т. е. при фронте Q i-1 (момент нарастания Q i-1 от 0 к 1). Работу вычитающего счетчика отражает таблица 9.15. В начале работы подачей единичных сигналов на установочные S-входы триггеров установлено исходное состояние счетчика Q1=Q2=Q3=1.

Таблица 9.15

№ импульса	Q3	Q2	Q1
0	1	1	1
1	1	1	0
2	1	0	1
3	1	0	0
4	0	1	1
5	0	1	0
6	0	0	1
7	0	0	0
8	1	1	1

("88") Каждым входным импульсом число, записанное в счетчик, уменьшается на единицу. Состояния разрядов счетчика представляют собой двоичную запись линейно-убывающих чисел. Следует обратить внимание, что если при поступлении очередного импульса в счетчике записаны нули, то очередным состоянием схемы будут все единицы.

9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом

Часто возникает необходимость, чтобы счетчики обладали способностью выполнять сложение или вычитание, т. е. были реверсивными.

В таких счетчиках объединяются схемы суммирующего и вычитающегосчетчиков. Реверсивные счетчики могут иметь два или один входа для подачи счетных сигналов.

Ниже показана схема реверсивного асинхронного счетчика имеющего один счетный вход (рисунок 9.53).

Рисунок 9.53

Единичным управляющим сигналом на входе +1 или -1 счетчик настраивается на работу в режиме суммирования (на входе +1 – единица, а на выходе -1 – нуль) или в режиме вычитания (на входе +1 – нуль, -1 – единица).

Асинхронные счетчики имеют простую структуру, но обладают рядом недостатков:

1) схема имеет сравнительно низкое быстродействие, т. к. при поступлении каждого счетного импульса триггеры переключаются последовательно и к i-му разряду переключающий сигнал проходит через (i-1) предыдущих. Поэтому интервал меду соседними входными импульсами должен превышать tпер∙(n-1), где tпер - время переключения одного триггера, а n - число разрядов счетчика.

2) в ходе переключения младшие разряды принимают уже новые состояния, в то время как старшие еще находятся в прежнем. Т. е. при смене одного числа другим счетчик проходит ряд промежуточных состояний, каждое из которых может быть ошибочно принято за двоичный код числа поступивших на вход импульсов.

Когда для устройства, в состав которого входит счетчик, отмеченные недостатки являются существенными, используют синхронные счетчики.

9.2.3.4 Синхронный счетчик со сквозным переносом

В таких счетчиках состояние триггеров изменяется одновременно под действием сигналов синхронизации на входах всех триггеров.

На рисунке 9.54 приведен суммирующий синхронный счетчик, выполненный на JK-триггерах.

Рисунок 9.54

В схеме с помощью конъюнкторов организован так называемый сквозной (параллельный) перенос. Его идея состоит в том, что сигнал переноса поступает на J, K входы последующих триггеров лишь в том случае, если предыдущие находятся в состоянии единица. Триггер Тг1 переключается каждым счетным импульсом, т. к. на его J и K входы постоянно подается единица. Остальные триггеры переключаются счетными импульсами при следующих условиях: Тг2 - при Q1=1; Тг3 - при Q1=1; Q2=1; Тг4 - при Q1=1; Q2=1; Q3=1.

Недостатком описанного счетчика является необходимость иметь конъюнкторы с большим количеством входов, число которых возрастает с увеличением числа разрядов. Если число разрядов синхронного счетчика не превышает четыре, то схему можно реализовать без внешних конъюнкторов, используя JK-триггеры с входной логикой И.

("89") Ниже показана схема суммирующего синхронного счетчика, у которого число разрядов равно трем (рисунок 9.55).

Рисунок 9.55

Аналогично может быть построен вычитающий синхронный счетчик со сквозным переносом (рисунок 9.56).

Рисунок 9.56

Реверсивный синхронный счетчик со сквозным переносом приведен на рисунке 9.57.

Рисунок 9.57

Схема содержит один источник сигналов счета и два управляющих входа для переключения счетчика на суммирование (+1) или вычитание (-1). На выходе счетчика, обозначенном >7, единичный сигнал появляется при поступлении седьмого импульса и переходе счетчика в состояние, в котором все триггеры установлены в 1. Следующим восьмым импульсом на этом выходе появляется сигнал переноса в следующий разряд в виде перепада из 1 в 0.

На выходе <0 единичный сигнал появляется при установке всех триггеров в нулевое состояние и приходе очередного вычитающего импульса. При этом все триггеры устанавливаются в единицу, а на выходе <0 появляется сигнал заема в виде перепада из 1 в 0.

9.2.3.5 Десятичные счетчики

Как отмечалось ранее, в двоичных счетчиках коэффициент пересчета (счета), т. е. число различных устойчивых состояний, равен 2n, где n - число разрядов. Однако в ряде случаев требуется, чтобы коэффициент пересчета счетчика был отличным от этого значения. Широкое распространение получили, например, десятичные счетчики, для которых Ксч = 10. Такой счетчик после каждого десятого импульса возвращается в исходное состояние, формируя при этом на выходе импульс переноса. Разрядность счетчика с произвольным коэффициентом пересчета (не равным 2n) определяется из условия

2n-1 < Ксч < 2n. (9.21)

Очевидно, что для Ксч = 10 требуется число разрядов n = 4. Поскольку двоичный 4-х разрядный счетчик имеет 16 различных устойчивых состояний, то для реализации схемы с Ксч = 10 необходимо исключить N == 6 избыточных состояний. Это можно осуществить путем введения обратных связей с выхода счетчика на единичные входы триггеров тех разрядов, которые в двоичном представлении числа N содержат единицы. Так, для N = 610 = 01102 сигнал обратной связи следует подать на единичные входы триггеров второго и третьего разрядов.

Рисунок 9.58

На рисунке 9.58 изображена функциональная схема, а в таблице 9.16 приведены состояния десятичного счетчика.

Одновибратор необходим, так как без него на выходе Q4 после прихода каждого десятого импульса будет 0, а на – 1. Если эту единицу использовать как установку Тг2 и Тг3 в единицу, то при приходе очередного счетного импульса на S входе будет 1, чего допустить нельзя.

Таблица 9.16

№ импульса	Состояние триггеров	№ импульса	Состояние триггеров
Q4	Q3	Q2	Q1	Q4	Q3	Q2	Q1
0	0	1	1	0	6	1	1	0	0
1	0	1	1	1	7	1	1	0	1
2	1	0	0	0	8	1	1	1	0
3	1	0	0	1	9	1	1	1	1
4	1	0	1	0	10	0	1	1	0
5	1	0	1	1	11	0	1	1	1

("90") Перед началом работы импульсом “сброс” счетчик обнуляется, а затем сигналом УИС в триггеры ТГ1, Тг3 записываются единицы, т. е. счетчик устанавливается в исходное состояние 01102, что соответствует числу 6D. После прихода девятого импульса схема переключится в состояние 11112, а затем очередной (десятый) импульс формирует на выходе (Q4) сигнал переноса (перепад из 1 в 0). Этим сигналом запускается одновибратор ОВ, формирующий короткий единичный импульс, который до прихода очередного счетного импульса вновь установит счетчик в исходное состояние 01102.

Далее описанный процесс повторяется, и счетчик имеет 10 устойчивых состояний (Ксч = 10) и формирует на выходе сигнал переноса после прихода каждого 10-го импульса.

Рисунок 9.59

Рассмотренную схему (рисунок 9.58) можно упростить без изменения логики ее функционирования. Вместо одновибратора и двух дизъюнкторов вводится один четырехвходовый конъюнктор (рисунок 9.59), который обеспечивает установку счетчика в состояние 01102 вначале работы и при поступлении 10-го импульса, когда все триггеры переключаются в нулевое состояние.

Существует еще ряд способов исключения избыточных состояний, например, используя принудительное обнуление схемы при достижении счетчиком состояния, равного Ксч.

Схема десятичного счетчика, построенная по данному способу, показана на рисунке 9.60.

Рисунок 9.60

Перед началом счета сигналом УИС все триггеры счетчика устанавливаются в исходное нулевое состояние. При поступлении на счетный вход 10 импульсов на выходах Q2 и Q4 установятся единицы, благодаря чему единичным сигналом с выхода конъюнктора все триггеры вновь будут сброшены в 0. При этом на выходе счетчика (Q4) первый раз появится сигнал переноса (перепад из 1 в 0), свидетельствующий о том, что на вход счетчика пришло десять импульсов. Далее описанный процесс повторяется.

9.2.3.6 Счетчики в интегральном исполнении

В различных сериях интегральных микросхем широко представлены счетчики [3, 4]. В качестве примера рассмотрим ИМС К555ИЕ7, которая представляет собой двоичный 4-х разрядный реверсивный счетчик (рисунок 9.61).

Рисунок 9.61

Микросхема содержит два входа для счетных импульсов. Если счетчик работает как суммирующий, то счетные импульсы подаются на вход С+, а если как вычитающий – то на С-, причем на неиспользуемом счетном входе должно быть напряжение высокого уровня. В качестве очередного счетного импульса на одном из входов С+ или С- воспринимается срез нулевого импульса (перепад из 0 в 1).

Счетчик содержит асинхронный вход установки в нуль R и входы параллельной записи исходной кодовой комбинации D1...D4. Эта запись производится при наличии нулевых сигналов на входах R и V (загрузка).

На выходе >15 формируется сигнал переноса при суммировании входных импульсов, когда их число превышает 15, а на выводе <0 - сигнал заема при вычитании, когда очередной импульс на вход С - поступает при нулевом состоянии счетчика. Эти сигналы представляют перепад из 0 в 1 и являются ответными на срез (перепад из 0 в 1) нулевых входных счетных импульсов.

Путем последовательного соединения четырехразрядных счетчиков К555ИЕ7 можно построить двоичные реверсивные счетчики с большим числом разрядов.

На рисунке 9.62 показан пример построения 8-разрядного реверсивного счетчика на двух 4-разрядных типа К555ИЕ7.

("91")

Рисунок 9.62

Счетчик содержит один счетный вход и два сигнала управления V+ и V-, определяющие, в каком режиме предполагается использовать схему - в режиме суммирования (V+=1, V - =0) или вычитания (V+=0, V - =1). Для управления микросхемой К555ИЕ7, содержащей два счетных входа С+ и С-, в устройство включены асинхронный RS-триггер (DD1) и два конъюнктора (DD2, DD3).

При подаче единичного сигнала на вход V+ (при V- =0) RS-триггер устанавливается в 1 и счетные импульсы через DD2 поступают на вход С+ микросхемы СТ2 (DD4). При поступлении единичного сигнала на вход V- (при V+=0) RS-триггер сбрасывается в нуль и счетные импульсы через DD3 подаются на вход С - микросхемы СТ2(DD4). Когда рассматриваемая схема производит суммирование входных импульсов, то сигнал переноса (перепад из 0 в 1) появляется на выходе >15 второй микросхемы СТ2(DD5) при поступлении на вход 256-го импульса (при условии, что счет начинался с нулевого значения). Сигнал заема на выходе <0 второй схемы СТ2(DD5) (перепад из 0 в 1) появляется при поступлении на счетный вход 256-го вычитающего импульса (при условии, что вычитание начиналось с единичных значений во всех разрядах). При этом происходит вычитание из нуля единицы, и все триггеры счетчика вновь устанавливаются в единицу.

9.2.4 Делители частоты

В делителях частоты входная периодическая последовательность импульсов делится на заданное число.

В качестве делителя частоты можно использовать счетчик, коэффициент пересчета которого Ксч определяет число, на которое делится частота входных счетных импульсов. Особенность делителя состоит в том, что он имеет один выход.

Коэффициент деления Кдел=Ксч может иметь постоянное или изменяемое (переменное) значение.

Делители с переменным коэффициентом деления (ДПКД) могут быть построены по различным схемотехническим вариантам. Например, с предустановкой исходного состояния, от которого ведется счет, до переполнения счетчика, либо с установкой заданного промежуточного значения, до которого, начиная с нулевого, ведется счет входных импульсов, а затем результат сбрасывается и начинается новый счетный цикл. Примеры счетчиков работающих по описанным правилам рассмотрены в [3, 4].

Пример ДПКД, построенного по первому варианту (с предустановкой исходного состояния) приведены на рисунке 9.63.