Аналоговая схемотехника (стр. 8 )

Рисунок 2.20 – Карты Карно выходных функций преобразователя

кода 8421 в код 2421

В соответствии с петлями покрытий минимизированные выражения для переключательных функций выходов, приведенные к виду, удобному для реализации на логических элементах И-НЕ, могут быть записаны в виде уравнений:

F1 = x1, , (2.8, 2.9)

при: 5 ® 0101; 6 ® 0110; 7 ® 0111.

(2.10)

при 5 ® 0101; 6 ® 0110; 7 ® 0111.

(2.11)

при 5 ® 0101; 6 ® 0110; 7 ® 0111.

Схема, построенная на основании этих структурных формул, представлена на рисунке 2.21.

Рисунок 2.21 – Преобразователь кода 8421 в код 2421

(Пояснение преобразований для преобразователя кодов)

и так далее.

2.5 Регистры

Регистрами называют функциональные узлы, предназначенные для приёма, хранения, передачи и преобразования информации. В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно-последовательные регистры. Параллельные регистры. В параллельных регистрах запись двоичного числа (слова) осуществляется параллельным кодом, т. е. во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации (двоичного числа).

Считывание кода из регистра может производиться многократно без разрушения информации. Параллельный N-разрядный регистр состоит из N-триггеров, каждый из которых имеет информационный вход, на которые и подаётся входная информация. Установка выходов регистра в состояния, соответствующие состояниям информационных входов, производится при воздействии импульса синхронизации (тактирующего) на соответствующий управляющий вход. Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение («R», переустановка, обнуление).

При построении параллельных регистров наибольшее применение получили D-триггеры (триггер-«защёлка»), позволяющие выполнять параллельные регистры на малом количестве элементов. Полупроводниковая элементная база, выпускаемая электронной промышленностью, имеет в своём составе многоразрядные параллельные регистры (рисунок 2.22) или позволяет изготавливать их на интегральных схемах малой степени интеграции.

Рисунок 2.22 – Многоразрядный параллельный регистр с Z-состоянием

Такие регистры (например, ИС 1533ИР22, ИР33, ИР34) могут использоваться в качестве:

– регистра памяти;

– буферного регистра, способного работать на низкоомные нагрузки (20–100 Ом) и большие ёмкости нагрузки (до 50 пФ и более);

– регистра ввода–вывода и магистрального передатчика, что обеспечено наличием в них режима большого выходного сопротивления («третье состояние», «Z-состояние»), за счёт чего они физически всегда подключены к линиям шин магистрали микропроцессорной системы через сопротивления порядка нескольких мегаом. А передача информации происходит только во время действия управляющего импульса (вход ЕО на рисунке 2.22), когда управляющее устройство выводит регистр из Z-состояния.

Параллельные регистры имеются и в составе серий современных скоростных микромощных ИС (серии 1554, 1594, 5514 и 5554). Параметры таких регистров определяются параметрами D-триггеров, входящих в их состав. Это параметры, которые важно знать и при самостоятельном применении D-триггеров:

– время предустановки tПРУСТ показывает, насколько ранее должен быть подан сигнал на D-вход относительно момента поступления сигнала на на вход С;

– время удержания tУД отражает время удержания сигнала на D-входе после момента прихода сигнала на С-вход.

Последовательные регистры (регистры сдвига). Характеризуются записью числа последовательным кодом и, кроме операции хранения, осуществляют преобразование последовательного кода в параллельный, служат в качестве элементов временной задержки, выполняют арифметические и логические операции. Регистр состоит из последовательно соединенных ячеек памяти, состояния которых передаются (сдвигаются) на последующие ячейки под действием тактовых импульсов. Однотактные регистры сдвига выполняют по функциональной схеме (рисунок 2.23), показанной для четырех разрядов.

Рисунок 2.23 – Последовательный 4-разрядный однотактный регистр

Тактовые импульсы управляют работой регистра. Регистры сдвига могут управляться одной последовательностью тактовых импульсов. В этом случае регистры называют однотактными. Частота следования тактовых импульсов обычно неизменна. В многотактных регистрах последовательности тактовых импульсов следуют с взаимным фазовым сдвигом 2p/m, где m – количество последовательностей тактовых импульсов. Наиболее простая реализация регистра сдвига использует последовательное соединение D-триггеров таким образом, чтобы для некоторого n-го разряда выполнялось условие:

in = Qn-1 ; . (2.12)

Первая ячейка регистра относится к его младшему разряду, а четвертая – к старшему. При таком расположении разрядов запись числа в регистр производится начиная со старшего разряда числа. При обратном расположении разрядов в регистре запись числа должна начинаться с его младшего разряда. Тактовые импульсы подаются на все триггеры ячеек одновременно. Их воздействие направлено на переключение триггеров из состояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (k) разрядов. Операции сдвига соответствуют умножению числа на 2k. Например, сдвиг кода 0010 числа 2 на один разряд дает код 0100 (число 4), на два разряда – код 1000 (число 8).

При построении модулей памяти на однотактных регистрах сдвига необходимо учитывать, что тактовые импульсы воздействуют на перевод в состояние «0» триггеров всех разрядов одновременно. Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсов tи,) операций считывания единицы с триггера каждого разряда и ее переписи в триггер следующего разряда. В противном случае перепись единицы в следующий разряд не будет произведена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса. Однако наличие элементов задержки обусловливает критичность работы схемы в отношении длительности тактовых импульсов. Кроме того, для элементов задержки, состоящих из реактивных элементов L и С, затруднено интегральное исполнение. В связи с указанным, разнесение во времени операций считывания и переписи единицы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (RSt -, JKt -, Dt - триггерах).

Параллельно-последовательные и реверсивные регистры. В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они записывают инфoрмацию как в последовательном, так и параллельном коде, в связи с чем мoгут быть использованы для преобразования кодов из последовательного в параллельный и обратно. Эти регистры допускают однотактный (рисунок 2.24) и многотактный принципы построения.

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллельном коде. Для обратного преобразования информация в регистр вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов. Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а также от старших разрядов к младшим.

Рисунок 2.24 – Параллельно-последовательный регистр

Прямой или обратный сдвиг кода осуществляют управляющим сигналом, вводящим в действие либо прямую, либо обратную связи между разрядами.

2.6 Мультиплексоры и селекторы

Мультиплексоры. Это функциональный узел ЭВМ, осуществляющий микрооперацию передачи сигнала с одного из своих входов на один выход. На рисунке 2.25 показаны схема и функциональное обозначение стробируемого мультиплексора К155КП7.

Рисунок 2.25 – Мультиплексор К155КП7

Структура этого узла описывается следующими уравнениями:

Вход V используется для стробирования и наращивания числа входов мультиплексора. Входы a4, a2 и а1 – адресные. Двоичный код на этих входах определяет, какой сигнал Di, будет передан на выход. Например, при a4 = 1, a2 = 0, а1 = 1, V = 0 сигнал D5 передается на выход, так как все остальные члены в формуле при этом наборе будут равны нулю, т. е. y1 =D5, a y2 = . Способ наращивания мультиплексоров (до 16 входов) показан на рисунке 2.26.

Рисунок 2.26 – Наращивание мультиплексоров

Селекторы. Селектор (демультиплексор) – функциональный узел, осуществляющий операцию передачи сигнала с одного входа на один из нескольких выходов. Селекторы в виде самостоятельных узлов изготовляются редко, так как их функции может выполнять дешифратор. Очевидно, что входной сигнал активизирует тот выход дешифратора, который соответствует конкретному набору переменных, являющихся в данном случае адресом селектора. Использование дешифратора для мультиплексирования показано на рисунке 2.27.

Рисунок 2.27 – Селектор-мультиплексор 564КП2

Широкие возможности предоставляет мультиплексор-селектор, выполненный на КМДП-структурах. На рисунке 2.27 показаны схема и функциональное обозначение микросхемы 564КП2. Один из восьми выходов дешифратора, задаваемый адресом а4а2а1 при V = 0, открывает соответствующий двунаправленный ключ Кл, обеспечивая связь цепей у и Di. При V = 1 все ключи закрыты. Данная схема может использоваться в качестве дешифратора с активным уровнем выходов «1» или «0» и мультиплексора. При использовании схемы в качестве дешифратора с уровнем выходов «1» необходимо присоединить цепь у к источнику питания, а цепи Di через резисторы не менее 20 кОм – к земле.

При использовании схемы в качестве дешифратора с активным уровнем выходов «0» необходимо присоединить цепь у к земле, а цепи Di через резисторы не менее 20 кОм – к источнику питания. Входами дешифратора будут входы а4, а2, а1, а выходами – Di. При использовании схемы в качестве мультиплексора адресными входами являются входы а4, а2, а1; информационными входами – Di, а выходом – у.

При использовании схемы в качестве селектора адресными входами являются входы а4, а2, а1, информационным входом – у, а выходами Di. Из приведенных примеров следует, что мультиплексоры и селекторы являются многофункциональными узлами.

2.7 Счётчики импульсов

Подсчет числа импульсов является наиболее распространенной операцией в устройствах цифровой обработки информации. В устройствах цифровой обработки информации измеряемый параметр (угол поворота, перемещение, скорость, частота, время, температура и т. д.) преобразуется в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счетчиками импульсов и выражаются в виде цифр.

По целевому назначению счетчики подразделяют на простые и реверсивные. Простые счетчики, в свою очередь, подразделяют на суммирующие и вычитающие. Суммирующий счетчик предназначен для выполнения счета в прямом направлении, т. е. для сложения. С приходом очередного счетного импульса на вход счетчика его показание увеличивается на единицу. Вычитающий счетчик служит для осуществления счета в обратном направлении, т. е. для вычитания. Каждый счетный импульс, поступающий на вход вычитающего счетчика, уменьшает его показание на единицу.

Реверсивные счетчики предназначены для выполнения операции счета как в прямом, так и в обратном направлении, т. е. они могут работать в режиме сложения и вычитания. Основными параметрами счетчиков являются модуль счета (коэффициент счета К) и быстродействие. Коэффициент счета определяет число импульсов, которое может быть сосчитано счетчиком.

Быстродействие счетчика характеризуется максимальной частотой fсч следования счетных импульсов и связанным с ней временем tуст установки счетчика. Величина tуст определяет максимальное время протекания переходных процессов во всех разрядах счетчика с поступлением на вход очередного счетного импульса. Счетчики импульсов выполняются на основе триггеров. Счет числа поступающих импульсов производится с использованием двоичной системы счисления.

Двоичные суммирующие счетчики с непосредственной связью: они производят счет поступающих импульсов в двоичной системе счисления. Основным узлом двоичного счетчика (служащим также его разрядом) является триггер со счетным запуском, осуществляющий подсчет импульсов по модулю 2.

Многоразрядные двоичные суммирующие счетчики с непосредственной связью выполняются путем последовательного соединения счетных триггеров. Принцип действия двоичного счетчика с непосредственной связью рассмотрим на примере четырехразрядного счетчика, показанного на рисунке 2.28. Схема выполнена на счетных Тt-триггерах с внутренней задержкой. Работу схемы иллюстрируют временные диаграммы, приведенные на рисунке 2.28, и таблица 2.4.

Рисунок 2.28 – Двоичный четырёхразрядный счётчик

По окончании 15-го импульса все разряды счетчика устанавливаются в состояние «1», а 16-й импульс переключает первый разряд счетчика в «0». В соответствии с рисунком 2.28 и таблицей 2.4, установка в исходное состояние «0» двух последовательно включенных триггеров (DD1 и DD2) осуществляется четвертым счетным импульсом, трех триггеров (DD1-DD3) – восьмым и четырех триггеров – 16-м счетным импульсом. Из этого следует, что модуль счета двухразрядного, трехразрядного и четырехразрядного двоичных счетчиков равен соответственно 4, 8 и 16. Модуль счета двоичного счетчика находят из соотношения Ксч = 2N, где N – число разрядов счетчика.

В процессе работы двоичного счетчика частота следования импульсов на выходе каждого последующего триггера уменьшается вдвое по сравнению с частотой его входных импульсов. Это свойство схемы используют для построения делителей частоты. При использовании схемы в качестве делителя частоты входной сигнал подают на счетный вход первого триггера, а выходной снимают с последнего триггера.

Выходная и входная частоты связаны соотношением fвых = fвх/Ксч. Максимальное время установки tуст max в двоичных счетчиках с непосредственной связью характеризуется суммарной задержкой в последовательной передаче информации от младшего к старшему разряду счетчика. Другими словами, параметр определяется временем перехода счетчика из кода 2N – 1 в код 00...0. Его находят из соотношения tуст max = Ntзт , где tзт – задержка переключения Тt-триггера после окончания счетного импульса.