Электротехника и электроника. Ч II. Электрические и электронные аппараты и устройства (стр. 18 )

Рис.7.4.

Базовый элемент ТТЛШ (Рис.7.5) изготавливается с применением транзисторов и диодов Шоттки. По с сравнению с ТТЛ она экономичнее по мощности рассеивания в 4 - 10 раз и временем задержки в среднем в два раза.

Рис.7.5.

На рис 7.6 показаны два базовых элемента на комплементарных МОП транзисторах. Особенностью схем является то, что они не содержат пассивных элементов. Микросхемы по КМОП технологии обладают малой потребляемой мощностью в статическом режиме, очень высоким входным сопротивлением, большой нагрузочной способностью (коэффициент разветвления 50 - 100), диапазон напряжения питания 3 - 15 В, малая зависимость характеристик от температуры. Недостатки КМОП микросхем: повышенное выходное сопротивление, большие времена задержки (200 нс), большой разброс параметров.

Рис.7.6.

Интегрально-инжекционная логика построена с использованием биполярных транзисторов. Для неё характерно экономичное использование поверхности кристалла. Базовые элементы могут быть реализованы только в интегральном исполнении и не имеют аналогов в дискретной схемотехнике.

Логика GaAs характеризуется высоким быстродействием до 10 ГГц.

7.2. Реализация сложных логических функций на интегральных микросхемах.

Учитывая ограниченный ассортимент интегральных микросхем по числу выполняемых операций для практической реализации произвольных логических функций часто необходимо представить их через единственную операцию «И-НЕ» или»ИЛИ-НЕ». Такое преобразование выполняется в три этапа.

1) Составление функционального уравнения (ФАЛ).

На этом этапе выписывают комбинации переменных для которых искомая функция – «истина» т. е. равна 1. Каждая комбинация записывается в виде произведения переменных и все полученные произведения суммируют.

Пример: рассмотрим логическую схему, применяемую для выделения сигнала из помех, а также для определения переноса в следующий разряд при поразрядном сложении чисел в двоичной системе. На вход поступают три логических сигнала. На выходе напряжение равно единице только в том случае, когда, по крайней мере, два сигнала равны 1. Данное условие можно записать

.

Для отыскания всех возможных комбинаций переменных, обеспечивающих единичное значение функции, используют таблицы состояний.

2) Преобразование функционального уравнения с целью упрощения.

а) Использование алгебры логики.

.

Тогда

(7.1).

б) Построение диаграмм Вейча или карт Карно.

3) Дальнейшее преобразование уравнения с целью приведения его к виду, реализуемому заданными интегральными схемами.

Пусть имеем только элементы «И-НЕ». Тогда уравнение (7.1) сводиться к виду согласно теореме де-Моргана

.

Последнее выражение можно представить схемой на рис.7.7.

Рис.7.7.

7.3. Упрощение логических выражений с помощью диаграмм Карно-Вейча.

Карта Карно или диаграмма Вейча это определённая форма таблицы истинности. На рис 7.8. представлены карты двух, трёх и четырёх переменных. Расположение групп переменных xi не имеет значения, необходимо лишь, чтобы каждая ячейка отличалась от любой соседней лишь на одну переменную. Согласно принятой форме построения карт соседними ячейками также считаются ячейки первой и последней строк, ячейки первого и последнего столбцов. Число ячеек карты равно числу возможных комбинаций значений логических переменных и в каждую ячейку записывается значение логической функции, соответствующее данному набору переменных.

Рис.7.8.

Алгоритм минимизации логического выражения заключается в следующем.

1)  На карте выделяют прямоугольные области со смежными ячейками равными 1. Каждая область должна содержать 2k ячеек, где k – целое число. Одну и туже ячейку можно использовать более одного раза. Угловые ячейки также можно объединять в область. Можно объединять не ячейки с 1, а ячейки с нулями и взять инверсную функцию.

2)  Из полученного множества выбирают минимальное число максимально больших областей и суммируют их логические функции.

Для представления функции пяти аргументов необходимо использовать две карты для четырёх переменных: одна для х5=1 и вторая – х5=0. Эти карты располагаются одна под другой и области охвата клеток могут быть трёхмерными, т. е. в одну область могут входить клетки двух карт.

Для функции шести аргументов используют четыре пары карт четырёх переменных с заданными .

Для большего числа переменных карты не используются, а применяют алгебраические методы ( метод Квайна и Мак-Класки, метод неопределённых коэффициентов и др.).

Примеры.

1)  Карта для двух переменных.

Пусть . Карта имеет вид

Логическая функция соответствующая выделенной области , и .

2)  Карта трёх переменных.

Пусть карта построенная по таблице истинности имеет вид. Выделяем две области.

Полученное выражение равно .

3)  Карта четырёх переменных.

Внутренняя квадратная область соответствует выражению . Четыре угловых ячейки можно объединить, свернув таблицу в виде тора, и соответствующее области выражение есть . Общее выражение тогда получиться .

7.4. Последовательные цифровые устройства.

Цифровое устройство называется последовательным (ПЦУ), если сигналы на его выходе зависят не только от текущих значений входных сигналов, но и от состояния цифрового устройства (т. е. от предыдущих входных сигналов). В ПЦУ обязательно должны входить ячейки памяти. Ячейка памяти Т под воздействием входного сигнала изменяет своё состояние (0 или 1).

Простейший автомат – триггер.

Триггер – устройство, которое находится в одном из двух устойчивых состояний и переходит из одного в другое под воздействием входных сигналов. Для удобства триггер имеет два выхода: прямой Q и инверсный .

По способу приёма информации триггеры подразделяются:

1)  Асинхронные переключаются непосредственно информационными сигналами,

2)  Синхронные – реагируют на информационные сигналы при наличии сигнала на специальном управляющем входе С – вход синхронизации.

Управление может быть статическим (уровнем управляющего сигнала) и динамическим (фронтом импульса управляющего сигнала).

По функциональным возможностям:

1)  Т – триггер.

Рис.7.9.

Асинхронный триггер переключается под действием информационного сигнала (1), а синхронный под действием тактового сигнала. Т- триггер иногда называют счётным.

2)  D – триггер (триггер задержки).

Имеет один информационный вход и вход синхронизации. Триггер передаёт на выход значение входного сигнала, но с задержкой пока не приходит тактовый импульс.

Рис.7.10.

3)  RS – триггер.

На рис.7.11 показано условное обозначение асинхронного RS - триггера с прямыми входами, реализация на базовых элементах 2ИЛИ-НЕ и таблица истинности. Функциональное уравнение имеет вид

(7.2).

Если RS - триггер реализовать на четырёх элементах 2И-НЕ, то получается RS - триггер с инверсными входами. Синхронный RS - триггер его реализация, а также таблица истинности приведены на рис.7.12.

Рис.7.11.

Рис.7.12.

4). JK-триггер (универсальный). Обозначение триггера таблица состояний приведены на рис.7.13.

Рис.7.13.

Функциональное уравнение для него есть

(7.3).

Триггер переключается тактовым импульсом при наличии логической единицы на обоих информационных входах. При остальных комбинациях повторяет RS - триггер. При объединении JK- входов превращается в Т - триггер. При объединении с одновременным инверсным выходом превращается в D - триггер.

7.5. Счётчики.

Счётчик - последовательное цифровое устройство, обеспечивающее хранение слова информации и выполнение над ним микрооперации счёта (т. е. изменения числа на ±1). В зависимости от направления счёта счётчики разделяют на суммирующие, вычитающие и реверсивные. По способу организации схемы переноса – с последовательным, параллельным и параллельно-последовательным переносом. По наличию синхронизации – синхронные и асинхронные счётчики. Счётчики обычно строят на Т – триггерах. Однако могут применятся и D - триггеры и JK - триггеры.